| 1 |
1
복수의 메탈 레이어들로 구성된 반도체 장치에 있어서, 미리 정해지는 기능(function)을 수행하는 적어도 하나의 리페어 블록;상기 리페어 블록의 상기 미리 정해지는 기능을 대체하는 스페어 블록; 및상기 복수의 메탈 레이어들 중 오류 교정을 위해 미리 지정된 적어도 하나의 리페어 레이어를 포함하고,상기 리페어 레이어는 적어도 하나의 핀과 연결될 수 있는 적어도 하나의 컨택(contact)을 포함하는 커스텀 셀(custom cell)을 포함하며,상기 리페어 블록의 적어도 하나의 핀은 상기 리페어 블록의 적어도 하나의 핀을 확장한 제1 핀 익스텐션을 통해 상기 리페어 레이어에 연결되고, 상기 스페어 블록의 적어도 하나의 핀은 상기 리페어 레이어까지 확장되도록 구성되며, 상기 리페어 블록의 리페어 요구 시, 상기 리페어 레이어와 상기 리페어 블록 간의 상기 제1 핀 익스텐션의 연결을 해제하고, 상기 스페어 블록의 상기 적어도 하나의 핀은 상기 스페어 블록의 적어도 하나의 핀을 확장한 제2 핀 익스텐션을 통해 상기 리페어 레이어에 연결됨을 특징으로 하는 반도체 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 리페어 레이어에 위치하는 상기 커스텀 셀의 컨택과 상기 리페어 블록의 핀이 연결됨으로써 상기 제1 핀 익스텐션을 형성함을 특징으로 하는 반도체 장치
|
| 4 |
4
제1항에 있어서,상기 스페어 블록의 적어도 하나의 핀은 전원 공급 단자 (Vdd) 및 접지 점 (Vss) 중 하나에 연결됨을 특징으로 하는 반도체 장치
|
| 5 |
5
제1항에 있어서, 상기 리페어 레이어는 상기 복수의 메탈 레이어들 중 가장 상위에 위치함을특징으로 하는 반도체 장치
|
| 6 |
6
제1항에 있어서, 상기 리페어 레이어와 상기 리페어 블록 간의 상기 제1 핀 익스텐션의 연결 해제되면, 상기 리페어 블록의 해당 핀은 상기 복수의 메탈 레이어들 중 어느 것에도 더 이상 연결되지 않음을 특징으로 하는 반도체 장치
|
| 7 |
7
제1항에 있어서, 상기 제1 핀 익스텐션은 비아(VIA: vertical interconnect access)를 포함함을 특징으로 하는 반도체 장치
|
| 8 |
8
삭제
|
| 9 |
9
복수의 메탈 레이어들로 구성된 반도체 장치의 설계 방법에 있어서,오류 발생 가능성이 있는 리페어 블록의 적어도 하나의 핀을, 상기 복수의 메탈 레이어들 중 오류 교정을 위해 미리 지정된 적어도 하나의 리페어 레이어로 제1 핀 익스텐션을 통해 연결하는 과정; 상기 리페어 블록을 대체하는 스페어 블록의 적어도 하나의 핀을 상기 리페어 레이어까지 확장되도록 구성하는 과정; 및리페어 요구시, 상기 리페어 레이어와 상기 리페어 블록 간의 상기 제1 핀 익스텐션의 연결을 해제하고, 상기 스페어 블록의 상기 적어도 하나의 핀을 제2 핀 익스텐션을 통해 상기 리페어 레이어로 연결하는 과정을 포함하며,상기 리페어 레이어는 적어도 하나의 핀과 연결될 수 있는 적어도 하나의 컨택(contact)을 포함하는 커스텀 셀(custom cell)을 포함함을 특징으로 하는 반도체 장치의 설계 방법
|
| 10 |
10
삭제
|
| 11 |
11
제9항에 있어서,상기 제1 핀 익스텐션은 상기 리페어 레이어에 위치하는 상기 커스텀 셀의 컨택과 상기 리페어 블록의 핀이 연결됨으로써 형성됨을 특징으로 하는 반도체 장치의 설계 방법
|
| 12 |
12
제9항에 있어서,상기 스페어 블록의 적어도 하나의 핀은 전원 공급 단자 (Vdd) 및 접지 점 (Vss) 중 하나에 연결됨을 특징으로 하는 반도체 장치의 설계 방법
|
| 13 |
13
제9항에 있어서,상기 리페어 레이어는 상기 복수의 메탈 레이어들 중 가장 상위에 위치함을특징으로 하는 반도체 장치의 설계 방법
|
| 14 |
14
제9항에 있어서, 상기 리페어 레이어와 상기 리페어 블록 간의 상기 제1 핀 익스텐션의 연결 해제되면, 상기 리페어 블록의 해당 핀은 상기 복수의 메탈 레이어들 중 어느 것에도 더 이상 연결되지 않음을 특징으로 하는 반도체 장치의 설계 방법
|
| 15 |
15
제9항에 있어서, 상기 제1 핀 익스텐션은 비아(VIA: vertical interconnect access)를 포함함을 특징으로 하는 반도체 장치의 설계 방법
|
| 16 |
16
반도체 장치에 있어서,상기 반도체 장치의 제1 블록 및 제2 블록에 연결되며, 상기 제1 블록 및 제2 블록 간의 미리 정해지는 기능을 수행하는 리페어 블록과,상기 리페어 블록이 리페어될 때 상기 리페어 블록의 미리 정해지는 기능을 대체하는 스페어 블록과,오류 교정을 위한 리페어 레이어와 상기 리페어 블록을 상기 제1 블록 및 상기 제2 블록에 연결하는 리페어 레이어의 일부를 포함하는 복수의 메탈 레이어들을 포함하고,상기 리페어 블록은 제1 핀 익스텐션을 통해 상기 리페어 블록을 상기 리페어 레이어의 일부에 연결하는 제1 핀과, 상기 제1 핀에 연결되는 적어도 하나의 컨택(contact)을 포함하는 커스텀 셀(custom cell)을 포함하고, 상기 스페어 블록은 상기 스페어 블록이 상기 리페어 블록을 대체할 때, 제2 핀 익스텐션을 통해 상기 스페어 블록을 상기 리페어 레이어의 일부에 연결하는 제2 핀과, 상기 제2 핀에 연결되는 적어도 하나의 컨택을 포함하는 스페어 셀을 포함함을 특징으로 하는 반도체 장치
|
| 17 |
17
삭제
|
| 18 |
18
제16항에 있어서,상기 제1 핀 익스텐션을 위한 제1 비아(VIA: vertical interconnect access)와 상기 제2 핀 익스텐션을 위한 제2 비아를 더 포함함을 특징으로 하는 반도체 장치
|
| 19 |
19
제18항에 있어서,상기 리페어 블록이 리페어될 때, 상기 리페어 블록은 상기 제1 핀 익스텐션의 연결을 해제함으로써 상기 리페어 레이어로부터 연결 해제되고, 상기 스페어 블록은 상기 제2 핀 익스텐션을 통해 상기 리페어 레이어에 연결됨을 특징으로 하는 반도체 장치
|
| 20 |
20
제16항에 있어서,상기 리페어 레이어는 상기 복수의 메탈 레이어들 중 가장 상위의 메탈 레이어에 위치함을 특징으로 하는 반도체 장치
|
