맞춤기술찾기

이전대상기술

저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법

  • 기술번호 : KST2015143953
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자에서 접합 영역에서의 결함을 치유하기 위한 방법에 관한 것으로서, 기판 상에 p-Ge층을 성장시키고, 상기 p-Ge층 상층에 이온 임플란테이션을 통해 n+ Ge 영역을 형성하거나, p-Ge층 상층에 인시츄 도핑후 에칭하여 n+ Ge 영역을 형성하거나 또는 상기 p-Ge층 상층에 산화막을 증착시켜 패터닝 후 에칭하고 인시츄 도핑하여 n+ Ge층을 형성한 후, 캡핑용 산화막을 형성한 후 600℃~700℃에서 1시간 내지 3시간동안 열처리를 수행하여 전극을 증착시키는 공정을 포함하여 이루어지는 것으로, 열처리 공정을 통해 n+/p 졍션(junction)에서의 Ge 결함을 치유하고, 열처리를 통해 깊어진 졍션을 상대적으로 줄일 수 있어 누설 전류를 최소화하여 반도체 소자의 특성을 향상시키고, 반도체 소자의 고집적화 및 미세화 실현에 더욱 유용한 이점이 있다.
Int. CL H01L 21/26 (2006.01) H01L 21/324 (2006.01)
CPC
출원번호/일자 1020120157977 (2012.12.31)
출원인 (재)한국나노기술원, 성균관대학교산학협력단
등록번호/일자 10-1419533-0000 (2014.07.08)
공개번호/일자 10-2014-0087549 (2014.07.09) 문서열기
공고번호/일자 (20140714) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.31)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 (재)한국나노기술원 대한민국 경기도 수원시 영통구
2 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박원규 대한민국 서울 서초구
2 허종곤 대한민국 경기 용인시 수지구
3 전동환 대한민국 경기 용인시 수지구
4 박진홍 대한민국 경기 용인시 기흥구
5 심재우 대한민국 경기 부천시 원미구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이준성 대한민국 서울특별시 강남구 삼성로**길 **, ***호 준성특허법률사무소 (대치동, 대치빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 (재)한국나노기술원 경기도 수원시 영통구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.12.31 수리 (Accepted) 1-1-2012-1095871-75
2 선행기술조사의뢰서
Request for Prior Art Search
2013.07.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2013.08.08 수리 (Accepted) 9-1-2013-0064323-15
4 [출원인변경]권리관계변경신고서
[Change of Applicant] Report on Change of Proprietary Status
2013.10.25 수리 (Accepted) 1-1-2013-0968250-86
5 보정요구서
Request for Amendment
2013.10.31 발송처리완료 (Completion of Transmission) 1-5-2013-0133709-72
6 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2013.11.21 수리 (Accepted) 1-1-2013-1058635-39
7 의견제출통지서
Notification of reason for refusal
2013.11.29 발송처리완료 (Completion of Transmission) 9-5-2013-0833120-74
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.01.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0065971-30
9 등록결정서
Decision to grant
2014.05.21 발송처리완료 (Completion of Transmission) 9-5-2014-0350033-94
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.06.30 수리 (Accepted) 4-1-2015-5087922-39
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.02.23 수리 (Accepted) 4-1-2017-5028829-43
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 p-Ge층을 성장시키는 제1단계와;상기 p-Ge층 상층에 산화막을 증착시켜, n+ Ge 영역 형성을 위하여 패터닝을 하는 제2단계와;상기 n+ Ge 영역 형성을 위한 패턴에 n형 도펀트를 이온 임플란테이션하여, n+ Ge 영역을 형성하는 제3단계와;상기 n+ Ge 영역 형성 후에 상기 p-Ge층 상층에 캡핑용 산화막을 형성하는 제4단계와;상기 캡핑용 산화막을 형성한 후 600℃~700℃에서 1시간 내지 3시간동안 열처리를 수행하는 제5단계와;상기 열처리 후 전극 형성을 위한 상기 캡핑용 산화막을 패터닝하고, 전극을 증착시킨 후 열처리하는 제6단계;를 포함하여 이루어지되,상기 제1단계의 p-Ge층은,실리콘(Si) 기판 위에 350℃~450℃, 7
2 2
삭제
3 3
제 1항에 있어서, 상기 제6단계의 전극은,Ti, Ni, Pd, Pt, Ta, Cu, W, Co, Zr, Cr, Mn 및 Mo 중 어느 하나를 사용하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
4 4
제 1항에 있어서, 상기 제6단계의 전극 증착 후,400℃~500℃에서 30초~2분 동안 N2 분위기에서 열처리를 수행하여 저마나이드(germanide)층을 형성하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
5 5
기판 상에 p-Ge층을 성장시키는 제1단계와;상기 p-Ge층 상층에 n형 도펀트를 인시츄(in-situ) 도핑하여 n+ Ge층을 형성하는 제2단계와;n+ Ge 영역 형성을 위하여 패터닝을 한 후 에칭하여, n+ Ge 영역을 형성하는 제3단계와;상기 n+ Ge 영역 형성 후에 상기 p-Ge층 상층에 캡핑용 산화막을 형성하는 제4단계와;상기 캡핑용 산화막을 형성한 후 600℃~700℃에서 1시간 내지 3시간동안 열처리를 수행하는 제5단계와;상기 열처리 후 전극 형성을 위한 상기 캡핑용 산화막을 패터닝하고, 전극을 증착시킨 후 열처리하는 제6단계;를 포함하여 이루어진 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
6 6
제 5항에 있어서, 상기 상기 제1단계의 p-Ge층은,실리콘(Si) 기판 위에 350℃~450℃, 7
7 7
제 5항에 있어서, 상기 제6단계의 전극은,Ti, Ni, Pd, Pt, Ta, Cu, W, Co, Zr, Cr, Mn 및 Mo 중 어느 하나를 사용하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
8 8
제 5항에 있어서, 상기 제6단계의 전극 증착 후,400℃~500℃에서 30초~2분 동안 N2 분위기에서 열처리를 수행하여 저마나이드(germanide)층을 형성하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
9 9
기판 상에 p-Ge층을 성장시키는 제1단계와;상기 p-Ge층 상층에 산화막을 증착시켜, n+ Ge 영역 형성을 위하여 패터닝을 하고 상기 산화막 또는 상기 산화막 및 p-Ge층을 에칭하는 제2단계와;상기 n+ Ge 영역 형성을 위하여 p-Ge층 상측으로 n형 도펀트를 인시츄(in-situ) 도핑하여 n+ Ge층을 형성하는 제3단계와;상기 n+ Ge층 형성 후에 상기 산화막 상층에 캡핑용 산화막을 형성하는 제4단계와;상기 캡핑용 산화막을 형성한 후 600℃~700℃에서 1시간 내지 3시간동안 열처리를 수행하는 제5단계와;상기 열처리 후 전극 형성을 위한 상기 캡핑용 산화막을 패터닝하고, 전극을 증착시킨 후 열처리하는 제6단계;를 포함하여 이루어지되,상기 제1단계의 p-Ge층은,실리콘(Si) 기판 위에 350℃~450℃, 7
10 10
삭제
11 11
제 9항에 있어서, 상기 제6단계의 전극은,Ti, Ni, Pd, Pt, Ta, Cu, W, Co, Zr, Cr, Mn 및 Mo 중 어느 하나를 사용하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
12 12
제 9항에 있어서, 상기 제6단계의 전극 증착 후,400℃~500℃에서 30초~2분 동안 N2 분위기에서 열처리를 수행하여 저마나이드(germanide)층을 형성하는 것을 특징으로 하는 저마늄을 이용한 반도체 소자의 접합 영역에서의 결함 치유 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08999825 US 미국 FAMILY
2 US20140187021 US 미국 FAMILY
3 WO2014104552 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2014187021 US 미국 DOCDBFAMILY
2 WO2014104552 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국나노기술원 에너지국제공동연구사업 Si 기판 상에 Ge 측면성장법을 이용한 효율 30%의 III-V화합물 태양전지 개발