1 |
1
베이스 기판 상에 순차적으로 적층되고 서로 동일한 면적을 갖는 적어도 2개의 커패시터 전극들 및 상부 전극;상기 커패시터 전극들 상에 각각 형성된 유전층들; 및상기 베이스 기판 상에서 상기 커패시터 전극들 및 상기 상부 전극 각각과 연결되고, 상기 커패시터 전극들 및 상기 상부 전극의 일측에 배치된 연결 전극들을 포함하되,상기 연결 전극들은 상기 일측에서 서로 이격되어 일렬로 배열되거나,상기 일측에 배치된 연결 전극들 중 적어도 2개의 연결 전극들이 서로 마주하여 상하로 적층된 것을 특징으로 하는,적층 커패시터
|
2 |
2
제1항에 있어서,상기 유전층들 각각의 상부표면에는 다수의 기공들이 형성된 것을 특징으로 하는 적층 커패시터
|
3 |
3
제1항에 있어서,상기 커패시터 전극들 각각과 연결된 연결 전극은커패시터 전극과 바로 위에 형성된 유전층과도 연결된 것을 특징으로 하는 적층 커패시터
|
4 |
4
제1항에 있어서,상기 연결 전극들 중 적어도 어느 하나의 하부에 형성된 절연층을 더 포함하는 것을 특징으로 하는 적층 커패시터
|
5 |
5
제4항에 있어서,상기 절연층은 상기 커패시터 전극들 및 상기 하부 전극이 형성된 상기 베이스 기판의 커패시터 영역의 주변부에 형성된 것을 특징으로 하는 적층 커패시터
|
6 |
6
제4항에 있어서,상기 절연층은 각 연결 전극을 노출시키는 전극 노출부를 포함하는 것을 특징으로 하는 적층 커패시터
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
제1항에 있어서,서로 마주하여 상하로 적층된 연결 전극들은 전체적으로 직접 콘택하여 서로 전기적으로 연결되는 것을 특징으로 하는 적층 커패시터
|
10 |
10
제1항에 있어서,서로 마주하여 상하로 적층된 연결 전극들 사이에는 절연층이 개재되고,상기 절연층 및 서로 마주하는 2개의 연결 전극을 관통하는 관통홀이 형성된 것을 특징으로 하는 적층 커패시터
|
11 |
11
제1항에 있어서,상기 연결 전극들은 외부 전극을 통해서 사이드 콘택으로 전기적으로 연결된 것을 특징으로 하는 적층 커패시터
|
12 |
12
제1항에 있어서,상기 커패시터 전극들은 상기 베이스 기판과 상기 상부 전극 사이에 배치된 제1 커패시터 전극, 제2 커패시터 전극 및 제3 커패시터 전극을 포함하고,상기 유전층들은 상기 제1 커패시터 전극 상에 형성된 제1 유전층, 상기 제2 커패시터 전극 상에 형성된 제2 유전층 및 제3 커패시터 전극 상에 형성된 제3 유전층을 포함하며,상기 연결 전극들은 상기 제1 커패시터 전극과 연결된 제1 연결 전극, 상기 제2 커패시터 전극과 연결된 제2 연결 전극, 상기 제3 커패시터 전극과 연결된 제3 연결 전극 및 상기 상부 전극과 연결된 제4 연결 전극을 포함하는 것을 특징으로 하는 적층 커패시터
|
13 |
13
제12항에 있어서,상기 제2 및 제3 연결 전극들 하부에 배치된 절연층을 더 포함하고,상기 제2 연결 전극의 하부에 배치된 절연층의 두께는 상기 제3 연결 전극의 하부에 배치된 절연층의 두께보다 얇은 것을 특징으로 하는 적층 커패시터
|
14 |
14
제12항에 있어서,상기 제1 연결 전극과 상기 제2 연결 전극은 서로 이격되어 배치되고,상기 제3 연결 전극은 상기 제1 연결 전극 상에 배치되어 상기 제1 연결 전극과 마주하며,상기 제4 연결 전극은 상기 제2 연결 전극 상에 배치되어 상기 제2 연결 전극과 마주하는 것을 특징으로 하는 적층 커패시터
|
15 |
15
제12항에 있어서,상기 제1 및 제3 연결 전극들이 외부의 제1 전극과 연결되고,상기 제2 및 제4 연결 전극들이 외부의 제2 전극과 연결되는 것을 특징으로 하는 적층 커패시터
|
16 |
16
제1항에 있어서,상기 베이스 기판 상에 형성되고 상기 상부 전극과 함께 상기 커패시터 전극들 및 상기 유전층들을 개재시키는 하부 전극; 및상기 하부 전극 상에 형성된 하부 유전층을 더 포함하는 것을 특징으로 하는 적층 커패시터
|
17 |
17
베이스 기판 상에 제1 커패시터 전극, 제1 유전층 및 상기 제1 커패시터 전극과 연결되어 상기 제1 커패시터 전극의 일측에 배치된 제1 연결 전극을 형성하는 단계;상기 제1 유전층 상에, 제2 커패시터 전극, 제2 유전층 및 상기 제2 커패시터 전극과 연결되어 상기 제1 커패시터 전극의 일측에 배치되고 상기 제1 연결 전극과 이격된 제2 연결 전극을 형성하는 단계; 및상기 제2 유전층 상에 상부 전극 및 상기 상부 전극과 연결되어 상기 제1 커패시터 전극의 일측에 배치된 제3 연결 전극을 형성하는 단계를 포함하되,상기 제2 연결 전극은 상기 제1 커패시터 전극의 일측에서 상기 제1 연결 전극과 이격되어 배치되고,상기 제3 연결 전극은상기 제1 및 제2 연결 전극들 중 어느 하나 상에 배치되거나, 상기 제1 커패시터 전극의 일측에서 상기 제1 및 제2 연결 전극들과 일렬로 이격되어 배치된 것을 특징으로 하는, 적층 커패시터의 제조 방법
|
18 |
18
제17항에 있어서,상기 제1 연결 전극을 형성하는 단계는상기 베이스 기판 상에 제1 전극층 및 상기 제1 연결 전극을 형성하는 단계; 및상기 제1 전극층을 양극 산화시켜 상기 제1 커패시터 전극 및 상기 제1 커패시터 전극 상에 배치된 상기 제1 유전층을 형성하는 단계를 포함하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
19 |
19
제18항에 있어서,상기 제1 전극층을 양극 산화시키기 전에, 상기 제1 전극층과 상기 제1 연결 전극 사이에 마스킹 수지를 도포하고,상기 제1 유전층을 형성하는 단계에서 상기 제1 전극층이 형성된 영역의 베이스 기판을 전해액에 침지시키는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
20 |
20
제18항에 있어서,상기 제2 연결 전극을 형성하는 단계는상기 베이스 기판 상에 제2 전극층 및 상기 제2 연결 전극을 형성하는 단계;상기 제2 전극층과 상기 제2 연결 전극 사이에 마스킹 수지를 도포하는 단계; 및상기 제2 전극층이 형성된 영역의 베이스 기판을 전해액에 침지시켜 상기 제2 전극층을 양극 산화하여, 상기 제2 커패시터 전극 및 상기 제2 유전층을 형성하는 단계를 포함하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
21 |
21
제17항에 있어서,상기 제1 연결 전극을 형성하기 전에, 상기 제1 커패시터 전극 및 상기 제1 연결 전극의 형성 영역을 제외한 나머지 영역을 커버하는 제1 절연층을 형성하는 단계;상기 제2 연결 전극을 형성하기 전에, 상기 제2 커패시터 전극 및 상기 제2 연결 전극의 형성 영역을 제외한 나머지 영역을 커버하는 제2 절연층을 형성하는 단계; 및상기 제3 전극을 형성하기 전에, 상기 상부 전극 및 상기 제3 연결 전극의 형성 영역을 제외한 나머지 영역을 커버하는 제3 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
22 |
22
제21항에 있어서,상기 제2 연결 전극은 상기 제1 절연층 상에 형성되고,상기 상부 전극은 상기 제2 절연층 상에 형성되는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
23 |
23
삭제
|
24 |
24
삭제
|
25 |
25
제17항에 있어서,상기 상부 전극 및 상기 제3 연결 전극을 형성한 후에, 상기 제1 연결 전극, 상기 제2 절연층 및 상기 상부 전극이 적층된 영역에 관통홀을 형성하는 단계; 및상기 관통홀에 외부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
26 |
26
제17항에 있어서,상기 상부 전극 및 상기 제3 연결 전극을 형성한 후에, 상기 제1 및 제3 연결 전극들의 측면 단부와 상기 제2 연결 전극의 측면 단부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|
27 |
27
제18항에 있어서,상기 상부 전극을 형성하기 전에, 상기 제2 유전층이 형성된 베이스 기판 상에 제3 커패시터 전극, 제3 유전층 및 상기 제3 커패시터 전극과 연결된 제4 연결 전극을 형성하는 단계; 및상기 제4 연결 전극이 형성된 베이스 기판 상에 제4 커패시터 전극, 제4 유전층 및 상기 제4 커패시터 전극과 연결된 제5 연결 전극을 형성하는 단계를 더 포함하고,상기 제5 연결 전극을 형성하는 단계 후에 상기 상부 전극을 형성하는 것을 특징으로 하는 적층 커패시터의 제조 방법
|