| 1 |
1
육방정계 질화 붕소층과;상기 질화 붕소층 상에 형성된 제1자성물질층과;상기 제1자성물질층 상에 형성된 그래핀을 포함하는 비자성층과;상기 비자성층 상에 형성된 제2자성물질층을 포함하는 자기저항 구조체
|
| 2 |
2
제1항에 있어서, 상기 비자성층은 그래핀층인 자기저항 구조체
|
| 3 |
3
제1항에 있어서, 상기 제1 및 제2자성물질층 중 적어도 하나는 강자성 물질로 이루어진 자기저항 구조체
|
| 4 |
4
제1항에 있어서, 상기 비자성층은 산화 그래핀 절연층인 자기저항 구조체
|
| 5 |
5
제4항에 있어서, 상기 제1 및 제2자성물질층 중 적어도 하나는 강자성 물질로 이루어진 자기저항 구조체
|
| 6 |
6
육방정계 질화 붕소층을 형성하는 단계와;상기 질화 붕소층 상에 그래핀층을 형성하는 단계와;인터칼레이션 공정에 의해 상기 질화 붕소층과 그래핀층 사이에 제1자성물질층을 형성하는 단계와;상기 그래핀층 상에 제2자성물질층을 형성하는 단계;를 포함하는 자기저항 구조체 제조 방법
|
| 7 |
7
제6항에 있어서, 상기 제2자성물질층을 형성전에 상기 그래핀층을 산화시켜 산화그래핀 절연층을 형성하는 단계;를 더 포함하는 자기저항 구조체 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 제1 및 제2자성물질층 중 적어도 하나는 강자성 물질로 이루어진 자기저항 구조체 제조 방법
|
| 9 |
9
제6항에 있어서, 상기 제1 및 제2자성물질층 중 적어도 하나는 강자성 물질로 이루어진 자기저항 구조체 제조방법
|
| 10 |
10
제6항에 있어서, 상기 질화 붕소층은 금속 기판 상에 형성되는 자기저항 구조체 제조 방법
|
| 11 |
11
제10항에 있어서, 상기 금속 기판은 구리층이거나 구리호일인 자기저항 구조체 제조 방법
|
| 12 |
12
제10항에 있어서, 상기 금속 기판을 제거하는 단계;를 더 포함하는 자기저항 구조체 제조 방법
|
| 13 |
13
자기저항요소를 구비하며,상기 자기저항요소로 청구항 6항 내지 12항 중 어느 한 항의 방법에 의해 제조된 자기저항 구조체를 이용하는 전자소자
|
| 14 |
14
자기저항요소를 포함하는 적어도 하나의 메모리셀을 구비하며,상기 자기저항요소는, 서로 이격된 제1 및 제2자성층; 및상기 제1 및 제2자성층 사이에 구비된 비자성층;을 포함하고, 상기 비자성층은, 그래핀층이나 산화 그래핀 절연층으로 이루어진 메모리소자
|
| 15 |
15
제14항에 있어서, 상기 제1 및 제2자성층 중 적어도 하나는 강자성 물질로 이루어진 메모리소자
|
