요약 | 본 발명의 적층 세라믹 부품의 제조방법은 복수개의 그린 쉬트를 압착하여 더미용 압착 그린쉬트를 형성하는 단계와, 상기 더미용 압착 그린 쉬트에 펀칭 공정으로 비아홀을 형성하는 단계와, 상기 비아홀에 금속 페이스트를 필링하는 단계와, 상기 금속 페이스트를 커버하도록 상기 더미용 압착 그린 쉬트 상에 회로 패턴을 형성하는 단계와, 상기 회로 패턴이 형성된 더미용 압착 그린 쉬트를 복수개 적층한 후 소결하는 단계를 포함한다. 본 발명의 적층 세라믹 부품의 제조방법에 의하면, 회로 패턴이 없는 더미용 그린 쉬트들을 압착한 후 비아홀 형성, 비아 필링의 공정을 한번에 행함으로써 이에 따른 시간과 비용을 절감할 수 있다. |
---|---|
Int. CL | H01G 4/30 (2006.01.01) H01G 4/12 (2006.01.01) |
CPC | H01G 4/302(2013.01) H01G 4/302(2013.01) |
출원번호/일자 | 1019970047362 (1997.09.13) |
출원인 | 한국전자기술연구원 |
등록번호/일자 | 10-0248196-0000 (1999.12.16) |
공개번호/일자 | 10-1999-0025655 (1999.04.06) 문서열기 |
공고번호/일자 | (20000315) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.09.13) |
심사청구항수 | 1 |