| 1 |
1
세라믹 테이프에 회로 패턴 연결용 비아홀과 함께 측면 전극용 비아홀을 형성하는 제1 단계, 상기 비아홀을 채우는 플러그를 형성하는 제2 단계, 상기 세라믹 테이프의 표면에 회로 패턴을 형성하는 제3 단계, 다수의 상기 세라믹 테이프를 적층하는 제4 단계, 적층되어 있는 상기 세라믹 테이프를 소성하는 제5 단계 를 포함하는 세라믹 적층 부품의 제조 방법
|
| 2 |
2
제1항에서, 상기 제4 단계와 상기 제5 단계 사이에 적층되어 있는 상기 세라믹 테이프를 절단하는 단계를 더 포함하는 세라믹 적층 부품의 제조 방법
|
| 3 |
3
제1항 또는 제2항에서, 상기 제2 단계에서 상기 플러그는 점도가 10만 cps 이상인 전도체 페이스트로 이루어지는 세라믹 적층 부품의 제조 방법
|
| 4 |
4
세라믹 테이프에 회로 패턴 연결용 비아홀과 함께 측면 전극용 비아홀을 형성하는 제1 단계, 상기 세라믹 테이프의 표면에 회로 패턴을 형성하면서 상기 비아홀을 채우는 플러그를 함께 형성하는 제2 단계, 다수의 상기 세라믹 테이프를 적층하는 제3 단계, 적층되어 있는 상기 세라믹 테이프를 소성하는 제4 단계 를 포함하는 세라믹 적층 부품의 제조 방법
|
| 5 |
5
제4항에서, 상기 제3 단계와 상기 제4 단계 사이에 적층되어 있는 상기 세라믹 테이프를 절단하는 단계를 더 포함하는 세라믹 적층 부품의 제조 방법
|
| 6 |
6
다수의 비아홀을 가지는 다수의 세라믹층, 상기 세라믹층 표면에 형성되어 있는 회로 패턴, 상기 비아홀을 채우고 있는 다수의 플러그 를 포함하고, 상기 다수의 세라믹층은 적층되어 있고, 상기 플러그 중 적어도 일부는 측면이 세라믹층 외부로 노출되어 있는 세라믹 적층 부품
|
| 7 |
7
제6항에서, 상기 플러그는 점도가 10만 cps 이상인 전도체 페이스트를 상기 플러그에 채우고 소성하여 형성되는 세라믹 적층 부품
|
