| 요약 |
본 발명은 적층형 세라믹 캐패시터에 관한 것으로, 고주파 특성을 위하여, 다수의 세라믹 시트를 연결하는데 사용되는 비아홀을 시트 내부에 형성한다. 본 발명에 따른 적층형 세라믹 캐패시터는 제1 모서리 부분에 형성되는 제1 비아홀 및 제1 모서리의 반대편에 대응되는 제2 모서리 부분에 형성되는 제2 비아홀을 가지고, 상면에 제1 비아홀과는 접촉하되, 제2 비아홀과는 접촉하지 않도록 제1 전극 패턴이 프린트되어 있는 제1 세라믹 시트와, 제1 모서리 부분에 형성되는 제1 비아홀 및 제1 모서리의 반대편에 대응되는 제2 모서리 부분에 형성되는 제2 비아홀을 가지고, 상면에 제2 비아홀과는 접촉하되, 제1 비아홀과는 접촉하지 않도록 제2 전극 패턴이 프린트되어 있는 제2 세라믹 시트를 포함하되, 제1 세라믹 시트의 제1 비아홀의 하부에 제2 세라믹 시트의 제2 비아홀이 위치하도록 제1 및 제2 세라믹 시트가 적층되도록 구성된다. 적층형 세라믹 캐패시터, 세라믹 시트, 비아홀, 도전성 페이스트, 캐패시터 용량, 인덕턴스, 고주파 특성
|
