| 1 |
1
공진부와 발진부로 이루어진 전압제어 발진기에 있어서, 세라믹 소재의 절연층; 및 상기 절연층의 한쪽 면에는 능동 소자들을 배열하는 신호선로가 구비되고, 절연층의 내부에는 수동 소자들이 내장된 복수 개의 기판 으로 구성되며 수동 소자가 내장된 상기 각 기판 층이 수직적 그리고 순차적으로 배열되어 한 기판의 패턴이 상하로 이웃한 다른 기판의 패드 역할을 하도록 배열된 것을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 2 |
2
제 1항에 있어서, 상기 전압제어 발진기의 공진부는 전압을 이용하여 주파수 튜닝을 하는 버렉터 다이오드; 스트립라인 레조네이터; 및 복수 개의 캐패시터로 구성됨을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 3 |
3
제 1항에 있어서, 상기 전압제어 발진기의 발진부는 발진 트랜지스터와 버퍼 트랜지스터; DC 바이어스를 제어하는 복수 개의 저항; 및 DC 바이어스 공급 시 필요한 복수 개의 RF choke 들로 이루어짐을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 4 |
4
제 1항에 있어서, 상기 수동 소자는 페이스트 형태의 저항을 포함하는 것을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 5 |
5
제 4항에 있어서, 상기 페이스트 형태의 저항의 정확한 저항값 튜닝을 위한 레이저 트리밍 공정을 거치는 것을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 6 |
6
제 1항에 있어서, 상기 복수 개의 세라믹 기판 층은 위에서부터 Top, L1, L2, L3, L4, L5, L6, L7, L9, L11, L9-1, L11-1, Bottom layer의 순서로 배열됨을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 7 |
7
제 1항 또는 제 6항에 있어서, 상기 복수 개의 세라믹 기판 층은 트랜지스터(5,6)와 버렉터 다이오드(4)를 실장하고, 공진부의 주파수를 조절하기 위한 캐패시터(C1, C2)를 내장한 Top Layer; 페이스트 형태의 내장형 저항의 저항값 튜닝을 위해 레이저 트리밍 공정에 사용되는 저항(R1, R2, R3, R4)을 내장한 L1 layer; 발진 트랜지스터의 에미터 단에 연결된 인턱터(9)를 내장한 L2 layer; 스트립라인 레조네이터가 구현된 L9 layer; 두 개의 RFC(RF choke)가 구현된 L11 layer; Ground, Vcc, Vctl, Vout 의 네 개의 패드를 형성한 Bottom layer; 및 그 외에 그라운드 역할을 하는 복수 개의 Layer들 로 이루어짐을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
| 8 |
7
제 1항 또는 제 6항에 있어서, 상기 복수 개의 세라믹 기판 층은 트랜지스터(5,6)와 버렉터 다이오드(4)를 실장하고, 공진부의 주파수를 조절하기 위한 캐패시터(C1, C2)를 내장한 Top Layer; 페이스트 형태의 내장형 저항의 저항값 튜닝을 위해 레이저 트리밍 공정에 사용되는 저항(R1, R2, R3, R4)을 내장한 L1 layer; 발진 트랜지스터의 에미터 단에 연결된 인턱터(9)를 내장한 L2 layer; 스트립라인 레조네이터가 구현된 L9 layer; 두 개의 RFC(RF choke)가 구현된 L11 layer; Ground, Vcc, Vctl, Vout 의 네 개의 패드를 형성한 Bottom layer; 및 그 외에 그라운드 역할을 하는 복수 개의 Layer들 로 이루어짐을 특징으로 하는 세라믹 멀티 칩 모듈 구조
|
