1 |
1
이기종 프로토콜간 QoS를 보장하는 홈게이트웨이의 스위치 구조로서, 다양한 프로토콜의 패킷에 대한 스위칭을 위해 공통 프로토콜 헤더를 삽입시키는 패킷 처리부와; 공통 프로토콜 헤더가 삽입된 패킷 데이터에 대해 미리 설정된 소정 바이트 단위로 분할하는 분할부와; 상기 공통 프로토콜 헤더에서 시퀀스 번호를 추출하여 해당 프로토콜의 원래 패킷으로 재조합시키는 재조립부와; 상기 다양한 프로토콜의 패킷 데이터를 클래스 및 우선순위로 분류하여 패킷 메모리에 저장시킨 후, 목적지 노드로 스위칭 전송시키는 스위칭부와; 상기 스위칭부로부터 인가되는 패킷 데이터를 저장하는 패킷 메모리부 를 포함하는 홈 게이트웨이 스위치 구조
|
2 |
2
제1항에 있어서, 상기 패킷 처리부는, IP, LonTalk Bluetooth, IEEE1394 등의 다중 프로토콜을 수용하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
3 |
3
제1항에 있어서, 상기 분할부는, 상기 패킷 데이터의 상기 공통 프로토콜 헤더를 제외한 페이로드 부분을 240바이트로 분할하여 16바이트의 공통 프로토콜 헤더와 함께 256바이트 단위로 분할하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
4 |
4
제3항에 있어서, 상기 공통 프로토콜 헤더는, 패킷의 분할과 재조립을 위한 시퀀스 정보와 스위칭 지원을 위한 서비스 품질(QoS: Quality of Service)정보를 포함하는 것을 특징으로 하는 홈 게이트웨이 구조
|
5 |
5
제1항에 있어서, 상기 패킷 메모리부는, 상기 스위칭부로부터 인가되는 패킷 데이터를 저장하는 제1패킷 메모리와; 상기 각 패킷 데이터의 클래스, 우선순위를 분류하여 저장하는 서비스품질/우선순위(QoS/Priority) 버퍼와, 해당 패킷 데이터의 링크드 리스트(Linked-List) 정보를 저장하는 링크드 리스트 버퍼로 구성된 제2패킷 메모리;를 포함하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
6 |
6
제5항에 있어서, 상기 링크드 리스트 버퍼는, 4바이트 단위로 구성된 이전 리스트 어드레스(PLA: Previous List Address) 정보, 패킷 메모리 어드레스(PMA: Packet Memory Address) 정보 및 다음 리스트 어드레스(NLA: Next List Address) 정보를 포함하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
7 |
7
제5항에 있어서, 상기 링크드 리스트 버퍼는, 4바이트 단위로 구성된 이전 리스트 어드레스(PLA) 정보, 현재 리스트 어드레스(CLA: Current List Address) 정보, 다음 리스트 어드레스 정보(NLA)를 포함하는 것을 특징으로 하는 홈 게이트웨이 구조
|
8 |
8
제5항에 있어서, 상기 서비스품질/우선순위 버퍼는, 4바이트 단위로 구성된 이전 리스트 어드레스(PLA) 정보, 패킷 메모리 어드레스(PMA) 정보, 다음 리스트 어드레스(NLA) 정보 및 현재 리스트 어드레스(CLA: Current List Address) 정보를 포함하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
9 |
9
제8항에 있어서, 상기 스위칭부는, 상기 현재 리스트 정보를 이용하여 스위칭 후, 해당 링크드 리스트의 검색 작업 없이 링크드 리스트에 대한 직접 갱신을 수행하는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
10 |
10
제5항에 있어서, 상기 제1패킷 메모리와 제2패킷 메모리는, 하나의 공통 버스로 제어되는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|
11 |
10
제5항에 있어서, 상기 제1패킷 메모리와 제2패킷 메모리는, 하나의 공통 버스로 제어되는 것을 특징으로 하는 홈 게이트웨이 스위치 구조
|