1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
적층구조를 이용한 반 파장 스트립선로 공진기에 있어서,유전체 기판을 사이에 두고 양면에 한 조의 도체 박막으로 되어 있는 일자형 개방 스트립선로;상기 스트립선로의 일 측단에 제1 커패시터(CP1)와 제3 커패시터(CP3)를 직렬로 연결할 수 있는 제1 연결부; 및상기 스트립선로의 타 측단에 커패시터를 연결할 수 있는 제2 연결부를 포함하는 커패시터가 부하된 다중층 반파장 공진기
|
4 |
4
적층구조를 이용한 반 파장 스트립선로 공진기에 있어서,유전체 기판을 사이에 두고 양면에 한 조의 도체 박막으로 되어 있는 일자형 개방 스트립선로;상기 스트립선로의 일 측단에 커패시터를 연결할 수 있는 제1 연결부; 및상기 스트립선로의 타 측단에 제2 커패시터(CP2)와 제4 커패시터(CP4)를 직렬로 연결할 수 있는 제2 연결부를 포함하는 커패시터가 부하된 다중층 반파장 공진기
|
5 |
5
제 3항에 있어서,요구되는 정전용량값이 기준 정전용량값보다 작을 경우, 상기 일자형 개방 스트립선로의 제1 연결부에 제1 커패시터(CP1)만이 연결되는 것을 특징으로 하는 커패시터가 부하된 다중층 반파장 공진기
|
6 |
6
제 4항에 있어서,요구되는 정전용량값이 기준 정전용량값보다 작을 경우, 상기 일자형 개방 스트립선로의 제2 연결부에 제2 커패시터(CP2)만이 연결되는 것을 특징으로 하는 커패시터가 부하된 다중층 반파장 공진기
|
7 |
7
삭제
|
8 |
8
적층구조를 이용한 반 파장 스트립선로 공진기에 있어서,유전체 기판을 사이에 두고 양면에 한 조의 도체 박막으로 되어 있는 굴곡형 개방 스트립선로;상기 스트립선로의 일 측단에 서로 배향되게 적층으로 배치된 제1 커패시터(CPD1)와 제2 커패시터(CPU1)가 서로 병렬연결된 제1 커패시터군과 서로 배향되게 적층으로 배치된 제3 커패시터(CPU2)와 제4 커패시터(CPD2)가 서로 병렬연결된 제2 커패시터군이 각각 직렬연결할 수 있는 제1 연결부; 및상기 스트립선로의 타 측단에 커패시터를 연결할 수 있는 제2 연결부를 포함하는 커패시터가 부하된 다중층 반파장 공진기
|
9 |
9
적층구조를 이용한 반 파장 스트립선로 공진기에 있어서,유전체 기판을 사이에 두고 양면에 한 조의 도체 박막으로 되어 있는 굴곡형 개방 스트립선로;상기 스트립선로의 일 측단에 커패시터를 연결할 수 있는 제1 연결부; 및상기 스트립선로의 타 측단에 제1 커패시터(CPD1)와 제4 커패시터(CPD2)가 직렬연결할 수 있는 제2 연결부를 포함하는 커패시터가 부하된 다중층 반파장 공진기
|
10 |
10
제 8항에 있어서,요구되는 정전용량값이 기준 정전용량값보다 작을 경우, 상기 굴곡형 개방 스트립선로의 제1 연결부에 서로 배향되게 적층으로 배치된 제1 커패시터(CPD1)와 제2 커패시터(CPU1)가 서로 병렬 연결되어 제1 커패시터 등가회로를 갖는 것을 특징으로 하는 커패시터가 부하된 다중층 반파장 공진기
|
11 |
10
제 8항에 있어서,요구되는 정전용량값이 기준 정전용량값보다 작을 경우, 상기 굴곡형 개방 스트립선로의 제1 연결부에 서로 배향되게 적층으로 배치된 제1 커패시터(CPD1)와 제2 커패시터(CPU1)가 서로 병렬 연결되어 제1 커패시터 등가회로를 갖는 것을 특징으로 하는 커패시터가 부하된 다중층 반파장 공진기
|