| 1 |
1
입력되는 직렬 데이터를 데이터 율 제어신호에 따라 하나의 데이터 비트, 하나의 군의 데이터 비트 또는 복수 군의 데이터 비트로 변환하는 직렬/병렬 변환기; 상기 직렬/병렬 변환기가 변환한 복수 군의 데이터 비트를 각기 조합하여 각각의 군의 패리티 비트를 발생하는 정 진폭 부호기; 서로 상이한 복수 군의 직교코드를 발생하는 직교코드 발생기; 상기 복수 군의 데이터 비트와 각 군의 패리티 비트에 따라 각기 상기 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조하는 복수의 이진직교 변조부; 및 상기 복수의 이진직교 변조부의 출력신호를 병렬로 합산하는 병렬 합산기로 구성된 정 진폭 이진직교 변조장치
|
| 2 |
2
제 1 항에 있어서, 상기 복수의 이진직교 변조부들 각각은; 상기 각 군의 데이터 비트들과 복수의 패리티 비트들 중에서 하나의 비트를 부호 비트로 하고 나머지 비트들로 상기 복수 군의 직교코드들 중에서 각기 하나를 선택하는 직교 변조기; 및 상기 직교 변조기의 출력신호에 상기 하나의 부호 비트를 각기 곱하여 부호를 조절하고 상기 병렬 합산기로 출력하는 곱셈기로 구성됨을 특징으로 하는 정 진폭 이진직교 변조장치
|
| 3 |
3
제 2 항에 있어서, 상기 직교 변조기는; 멀티플렉서인 것을 특징으로 하는 정 진폭 이진직교 변조장치
|
| 4 |
4
제 1 항에 있어서, 상기 정 진폭 부호기는; 다음의 수학식 2 내지 수학식 4에 따라 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)를 논리 조합하여 패리티 비트(r0),(r1),(r2)를 생성하는 것을 특징으로 하는 정 진폭 이진직교 변조장치
|
| 5 |
5
수신되는 정 진폭의 이진직교 변조 데이터를 복조하고 패리티 비트를 제거한 후 직렬 데이터를 생성하는 이진직교 복조부; 상기 이진직교 복조부가 복조한 데이터를 복수의 군으로 구분하여 에러 발생을 검출하고 에러가 발생되지 않았을 경우에 상기 이진직교 복조부의 직렬 데이터가 복조 데이터로 출력되게 하는 에러 검출부; 상기 에러 검출부가 에러를 검출할 경우에 에러가 발생한 군의 데이터의 비트 부호를 순차적으로 변환하면서 에러가 발생하지 않은 군의 데이터와 함께 직렬 데이터로 변환하는 에러비트 부호 변환부; 상기 에러비트 부호 변환부의 출력 데이터를 정 진폭 이진직교 변조하는 정 진폭 이진직교 변조장치; 상기 수신되는 이진직교 변조 데이터와 상기 정 진폭 이진직교 변조장치의 정 진폭 이진직교 변조 데이터를 각 비트별로 디스턴스를 비교하는 디스턴스 비교기; 및 상기 에러비트 부호변환부에서 출력되는 복수의 직렬 데이터를 저장하고 상기 디스턴스 비교기의 제어신호에 따라 해당되는 직렬 데이터를 복조 데이터로 선택 출력하는 버퍼로 구성된 정 진폭 이진직교 복조장치
|
| 6 |
6
제 5 항에 있어서, 상기 이진직교 복조부는; 수신되는 이진직교 변조 데이터를 복조하는 이진직교 복조기; 상기 이진직교 복조기의 출력 데이터에서 패리티 비트를 제거하는 패리티 비트 제거기; 상기 에러 검출부의 출력신호에 따라 상기 패리티 비트 제거기의 출력 데이터를 스위칭하는 복수의 스위치; 및 상기 에러 검출부가 에러를 검출하지 않을 경우에 상기 복수의 스위치에서 스위칭된 데이터를 입력받아 직렬 복조 데이터로 변환하는 병렬/직렬 변환기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치
|
| 7 |
7
제 5 항에 있어서, 상기 에러 검출부는; 상기 이진직교 복조기의 복수 군의 출력 데이터를 각기 입력받아 패리티를 검사 및 에러 발생을 판단하여 상기 복수의 스위치를 각기 제어하는 제 1 내지 제 3 패리티 검사기; 및 상기 제 1 내지 제 3 패리티 검사기의 출력신호를 논리합하여 에러 판단신호를 발생하는 오아 게이트로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치
|
| 8 |
8
제 5 항에 있어서, 상기 에러비트 부호 변환부는; 상기 복수의 스위치를 통해 에러가 발생된 군의 데이터를 각기 입력받아 부호를 변환하는 제 1 내지 제 3 비트부호 변환기; 상기 제 1 내지 제 3 비트부호 변환기의 출력 데이터와 상기 복수의 스위치에서 스위칭된 에러가 발생하지 않은 데이터를 논리합하는 복수의 오아 게이트; 및 상기 복수의 오아 게이트의 출력 데이터를 직렬 데이터로 변환하는 병렬/직렬 변환기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치
|
| 9 |
9
제 5 항에 있어서, 상기 정 진폭 이진직교 변조장치는; 상기 에러비트 부호 변환부의 출력 데이터를 데이터 율 제어신호에 따라 복수 군의 데이터 비트로 변환하는 직렬/병렬 변환기; 상기 직렬/병렬 변환기가 변환한 복수 군의 데이터 비트를 각기 조합하여 각각의 군의 패리티 비트를 발생하는 정 진폭 부호기; 서로 상이한 복수 군의 직교코드를 발생하는 직교코드 발생기; 상기 복수 군의 데이터 비트와 각 군의 패리티 비트에 따라 각기 상기 복수 군의 직교코드들 중에서 각기 하나의 직교코드를 선택하고 부호를 조절하여 이진직교 변조하는 복수의 이진직교 변조부; 및 상기 복수의 이진직교 변조부의 출력신호를 병렬로 합산하는 병렬 합산기로 구성된 정 진폭 이진직교 복조장치
|
| 10 |
10
제 9 항에 있어서, 상기 복수의 이진직교 변조부들 각각은; 상기 각 군의 데이터 비트들과 복수의 패리티 비트들 중에서 하나의 비트를 부호 비트로 하고 나머지 비트들로 상기 복수 군의 직교코드들 중에서 각기 하나를 선택하는 직교 변조기; 및 상기 직교 변조기의 출력신호에 상기 하나의 부호 비트를 각기 곱하여 부호를 조절하고 상기 병렬 합산기로 출력하는 곱셈기로 구성됨을 특징으로 하는 정 진폭 이진직교 복조장치
|
| 11 |
11
제 10 항에 있어서, 상기 직교 변조기는; 멀티플렉서인 것을 특징으로 하는 정 진폭 이진직교 복조장치
|
| 12 |
12
제 9 항에 있어서, 상기 정 진폭 부호기는; 다음의 수학식 2 내지 수학식 4에 따라 각 군의 데이터 비트(b0∼b2),(b3∼b5),(b6∼b8)를 논리 조합하여 패리티 비트(r0),(r1),(r2)를 생성하는 것을 특징으로 하는 정 진폭 이진직교 복조장치
|
