| 1 |
1
IEEE 1491
|
| 2 |
2
제1항에 있어서,상기 신호 생성부는, 상기 데이터 레지스터 갱신 신호(UpdateDR)가 유지되는 상태에서 상기 갱신(Update)과 캡쳐(Capture)가 1 시스템 클럭(SysCLK) 구간 내에서 수행되도록 상기 갱신 신호(UpDR)와 상기 캡쳐 신호(CapDR)를 생성하는 것인 연결선 지연 고장 테스트 제어기
|
| 3 |
3
제1항에 있어서,상기 시스템 클럭(SysCLK)은 제1 시스템 클럭(SysCLK1)과 제2 시스템 클럭(SysCLK2)을 포함하는 것이고,상기 제1 시스템 클럭(SysCLK1)과 상기 제2 시스템 클럭(SysCLK2)에 대응하여 상기 갱신 신호(UpDR)는 제1 갱신 신호(UpDR1)와 제2 갱신 신호(UpDR2)를 포함하고 상기 캡쳐 신호(CapDR)는 제1 캡쳐 신호(CapDR1)와 제2 캡쳐 신호(CapDR2)를 포함하는 것인 연결선 지연 고장 테스트 제어기
|
| 4 |
4
제1항에 있어서,상기 신호 생성부는, 상기 데이터 레지스터 쉬프트 신호(ShiftDR)를 반전하여 입력받고 테스트의 정상 모드 또는 IDFT 모드를 나타내는 IDFT_Mode 신호와 AND 연산을 수행하는 제1 AND 논리와,상기 IDFT_Mode 신호와 상기 데이터 레지스터 갱신 신호(UpdateDR)를 입력받아 AND 연산을 수행하는 제2 AND 논리와,상기 IDFT_MODE 신호와 상기 시스템 클럭(SysCLK) 신호를 입력받아 AND 연산을 수행하는 제3 AND 논리와,상기 제2 AND 논리의 출력을 입력받아 상기 제3 AND 논리의 출력을 클럭으로 하여 플립플롭 연산을 수행하여 IDTF_UpDR 신호를 출력하는 제1 플립플롭과,상기 제1 플립플롭 출력을 입력받아 상기 제3 AND 논리의 출력을 클럭으로 하여 플립플롭 연산을 수행하여 IDFT_CapDR 신호를 출력하는 제2 플립플롭과,상기 IDFT_MODE 신호를 기초로 상기 데이터 레지스터 갱신 신호(UpdateDR)와 상기 IDTF_UpDR 신호를 다중화하여 상기 갱신 신호(UpDR)를 출력하는 제1 다중화기와,상기 제1 AND 논리의 출력을 기초로 상기 데이터 레지스터 클럭 신호(ClockDR)와 IDFT_CapDR 신호를 다중화하여 상기 캡쳐 신호(CapDR)를 출력하는 제2 다중화기를 포함하는 것인 연결선 지연 고장 테스트 제어기
|
| 5 |
5
제4항에 있어서,상기 IDFT 모드인 경우 UpDR ≤ IDFT_UpDR을 만족하고, 그 밖의 경우 UpDR ≤ UpdateDR을 만족하는 것인 연결선 지연 고장 테스트 제어기
|
| 6 |
6
제4항에 있어서,상기 IDFT 모드이고 상기 데이터 레지스터 갱신 신호(UpdateDR)가 '1' 인 경우 CapDR ≤ IDFT_CapDR을 만족하고 그 밖의 경우 CapDR ≤ ClockDR을 만족하는 것인 연결선 지연 고장 테스트 제어기
|
| 7 |
7
IEEE 1491
|
| 8 |
8
IEEE P1500 규격을 사용하여 코어의 WBC(Wrapper Boundary Cell) 연결선 지연 고장(IDFT)을 테스트하는 제어 신호를 발생하는 연결선 지연 고장 테스트 제어기로서,데이터 레지스터 쉬프트 신호(ShiftDR_Sig)와 데이터 레지스터 갱신 신호(UpDR_Sig)와 데이터 레지스터 캡쳐 신호(CapDR_Sig)를 입력받는 신호 입력부와,상기 신호 입력부에서 입력받은 상기 신호들에 대해서 코어 클럭(CoreCLK)을 기초로 1 코어 클럭 구간 내에서 갱신(Update)과 캡쳐(Capture)가 수행되도록 갱신 신호(UpDR)와 캡쳐 신호(CapDR)를 생성하는 신호 생성부를 포함하는 연결선 지연 고장 테스트 제어기
|
| 9 |
9
제8항에 있어서,상기 신호 생성부는,상기 데이터 레지스터 갱신 신호(UpDR_Sig)가 유지되는 상태에서 상기 갱신(Update)과 캡쳐(Capture)가 1 코어 클럭(CoreCLK) 구간 내에서 수행되도록 상기 갱신 신호(UpDR)와 상기 캡쳐 신호(CapDR)를 생성하는 것인 연결선 지연 고장 테스트 제어기
|
| 10 |
10
제8항에 있어서,상기 코어 클럭(CoreCLK)은 제1 코어 클럭(CoreCLK1)과 제2 코어 클럭(CoreCLK2)을 포함하는 것이고,상기 제1 코어 클럭(CoreCLK1)과 제2 코어 클럭(CoreCLK2)에 대응하여 상기 갱신 신호(UpDR)는 제1 갱신 신호(UpDR1)와 제2 갱신 신호(UpDR2)를 포함하고 상기 캡쳐 신호(CapDR)는 제1 캡쳐 신호(CapDR1)와 제2 캡쳐 신호(CapDR2)를 포함하는 것인 연결선 지연 고장 테스트 제어기
|
| 11 |
11
제8항에 있어서,상기 신호 생성부는,상기 데이터 레지스터 쉬프트 신호(ShiftDR_Sig)를 반전하여 입력받고 테스트의 정상 모드 또는 IDFT 모드를 나타내는 Core_IDFT_Mode 신호와 AND 연산을 수행하는 제1 AND 논리와,상기 Core_IDFT_Mode 신호와 상기 데이터 레지스터 갱신 신호(UpDR_Sig)를 입력받아 AND 연산을 수행하는 제2 AND 논리와,상기 Core_IDFT_MODE 신호와 상기 코어 클럭(CoreCLK) 신호를 입력받아 AND 연산을 수행하는 제3 AND 논리와,상기 제2 AND 논리를 입력받아 상기 제3 AND 논리를 클럭으로 하여 플립플롭 연산을 수행하여 IDTF_UpDR 신호를 출력하는 제1 플립플롭과,상기 제1 플립플롭 출력을 입력받아 상기 제3 AND 논리를 클럭으로 하여 플립플롭 연산을 수행하여 IDFT_CapDR 신호를 출력하는 제2 플립플롭과,상기 Core_IDFT_MODE 신호를 기초로 상기 데이터 레지스터 갱신 신호(UpDR_Sig)와 상기 IDTF_UpDR 신호를 다중화하여 상기 갱신 신호(UpDR)를 출력하는 제1 다중화기와,상기 제1 AND 논리의 출력을 기초로 상기 데이터 레지스터 캡쳐 신호(CapDR_Sig)와 상기 IDFT_CapDR 신호를 다중화하여 상기 캡쳐 신호(CapDR)를 출력하는 제2 다중화기를 포함하는 것인 연결선 지연 고장 테스트 제어기
|
| 12 |
12
제11항에 있어서,상기 IDFT 모드인 경우 UpDR ≤ IDFT_UpDR을 만족하고, 그 밖의 경우 UpDR ≤ UpdateDR을 만족하는 것인 연결선 지연 고장 테스트 제어기
|
| 13 |
13
제11항에 있어서,상기 IDFT 모드이고 상기 데이터 레지스터 갱신 신호(UpDR_Sig)가 '1 ' 인 경우 CapDR ≤ IDFT_CapDR을 만족하고 그 밖의 경우 CapDR ≤ CapDR_Sig을 만족하는 것인 연결선 지연 고장 테스트 제어기
|
| 14 |
14
IEEE P1500 규격을 사용하여 코어의 WBC(Wrapper Boundary Cell) 연결선 지연 고장(IDFT)을 테스트하는 연결선 지연 고장 테스트 장치로서,IEEE 1149
|
