| 1 |
1
디지털 통신 시스템의 타이밍 복원 회로에 사용되는 샘플/심볼 공유 상관기로서,보간(interpolation)된 신호 또는 등화(equalization)된 신호를 선택적으로 인가하는 경로 선택부와,미리 알려진 PN(pseudo noise) 시퀀스를 입력받아 상기 경로 선택부에서 인가되는 신호에 따라서 보간된 신호와 샘플 단위로 상관값을 구하거나 또는 등화된 신호와 칩 단위로 상관값을 구하는 샘플/칩 공유 상관부를 포함하는 샘플/심볼 공유 상관기
|
| 2 |
2
제1항에 있어서,상기 샘플/칩 공유 상관부에 미리 알려진 PN 시퀀스를 입력하는 PN 시퀀스 생성부를 더 포함하는 샘플/심볼 공유 상관기
|
| 3 |
3
제1항에 있어서,상기 샘플/칩 공유 상관부의 상기 보간된 신호와의 샘플 단위로 구한 상관값 중에서 최대 상관값을 선택하여 상기 심볼 타이밍 복원 회로에 전송하거나 또는 상기 등화된 신호와의 칩 단위로 구한 상관값 중에서 최대 상관값을 선택하여 상기 샘플/칩 공유 상관부에 인가하는 최대 상관값 선택부를 더 포함하는 샘플/심볼 공유 상관기
|
| 4 |
4
제1항에 있어서,상기 경로 선택부는,상기 심볼 타이밍 복원 회로의 거친 동기화(coarse synchronization)를 위해서 상기 보간된 신호를 상기 샘플/칩 공유 상관부에 인가하고, 상기 거친 동기화가 종료되면 프레임 동기화(frame synchronization)를 위해서 상기 등화된 신호를 상기 샘플/칩 공유 상관부에 인가하는 것인 샘플/심볼 공유 상관기
|
| 5 |
5
제3항에 있어서,상기 샘플/칩 공유 상관부는 상기 프레임 동기화를 위해서 상기 최대 상관값 선택부로부터 인가되는 최대 상관값을 기초로 디리미터(delimiter)를 검출하여 디코딩 경로로 전송하는 것인 샘플/심볼 공유 상관기
|
| 6 |
6
디지털 통신 시스템의 타이밍 복원 회로로서, 제1항 내지 제5항 중 어느 한 항에 기재된 샘플/심볼 공유 상관기와,상기 샘플/심볼 공유 상관기에 보간된 출력을 인가하는 보간기(interpolator)와,상기 샘플/심볼 공유 상관기로부터 거친 동기화가 완료된 신호를 수신받아 온-타임(On-time) 샘플과 하프-타임(Half-time) 샘플을 생성하는 온-타임-하프-타임 샘플 생성기와,상기 온-타임-하프-타임 샘플 생성기로부터 타이밍 에러를 검출하는 타이밍 에러 검출기와,상기 타이밍 에러 검출기의 상기 타이밍 에러를 기초로 상기 보간기의 보간 파라미터를 조절하여 미세 동기화를 수행하는 타이밍 프로세서와,상기 온-타임 샘플을 기초로 등화를 수행하며 출력을 상기 샘플/심볼 공유 상관기에 인가하는 등화기를 포함하는 디지털 통신 시스템의 타이밍 복원 회로
|
