맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

적층세라믹 부품의 제조 방법

  • 기술번호 : KST2015146224
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 표면실장형 적층 세라믹 칩 부품의 제조기술에 관한 것으로 작업공수의 절감효과와 비용절감효과 및 수율을 향상시킬 수 있으며 제품의 초소형화를 가능하게 하는 적층세라믹 부품의 제조방법을 제공하는데 본 발명의 목적이 있다.상기 목적을 달성하는 본 발명의 적층세라믹 부품의 제조공정은 그린시트 상의 외부단자 형성을 위한 입출력용 전극패턴 및 회로패턴을 형성하게될 위치에 홀을 펀칭하여 형성된 비아홀에 도전성 페이스트를 충진하는 비아홀 형성 공정과, 상기 비아홀이 형성된 그린시트 상에 정해진 회로패턴 및 이에 접속되는 내외부 전극패턴을 형성하는 공정과, 상기의 패턴형성 공정에 이어 그린시트들을 적층하여 상기 비아홀을 통해 층간 회로패턴 및 외부단자가 접속되게 하고 정해진 절단선을 따라 절단하여 그린시트 적층 칩을 형성하는 공정과, 상기 공정에서 얻어진 그린시트 적층 칩을 소성하는 공정을 포함한다.
Int. CL H01G 4/12 (2006.01.01)
CPC H01G 4/12(2013.01)
출원번호/일자 1019980012423 (1998.04.08)
출원인 한국전자기술연구원
등록번호/일자
공개번호/일자 10-1999-0079689 (1999.11.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 포기
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.04.08)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구기덕 대한민국 경기도 광명시
2 장동석 대한민국 경기도 평택시 비
3 성재석 대한민국 서울특별시 서초구
4 이우성 대한민국 경기도 성남시 중원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 장성구 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)(제일특허법인(유))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1998.04.08 수리 (Accepted) 1-1-1998-0039381-92
2 출원심사청구서
Request for Examination		 1998.04.08 수리 (Accepted) 1-1-1998-0039383-83
3 대리인선임신고서
Notification of assignment of agent		 1998.04.08 수리 (Accepted) 1-1-1998-0039382-37
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 1999.01.14 수리 (Accepted) 4-1-1999-0005793-30
5 출원인명의변경신고서
Applicant change Notification		 1999.02.23 수리 (Accepted) 1-1-1999-5084197-15
6 의견제출통지서
Notification of reason for refusal		 2000.06.30 발송처리완료 (Completion of Transmission) 9-5-2000-0163663-12
7 의견제출통지서
Notification of reason for refusal		 2000.09.08 발송처리완료 (Completion of Transmission) 9-5-2000-0228458-16
8 출원포기서
Abandonment of Application		 2000.10.12 수리 (Accepted) 1-1-2000-5310919-02
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2005.04.15 수리 (Accepted) 4-1-2005-5036534-08
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.17 수리 (Accepted) 4-1-2013-0013766-37
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

적층세라믹 칩 부품의 제조방법에 있어서, 그린시트 상의 외부단자 형성을 위한 입출력용 전극패턴 및 회로패턴을 형성하게될 위치에 홀을 펀칭하여 형성된 비아홀에 도전성 페이스트를 충진하는 비아홀 형성 공정과, 상기 비아홀이 형성된 그린시트 상에 정해진 회로패턴 및 이에 접속되는 내외부 전극패턴을 형성하는 공정과, 상기의 패턴형성 공정에 이어 그린시트들을 적층하여 상기 비아홀을 통해 층간 회로패턴 및 외부단자가 접속되게 하고 정해진 절단선을 따라 절단하여 그린시트 적층 칩을 형성하는 공정과, 상기 공정에서 얻어진 그린시트 적층 칩을 소성하는 공정을 포함하는 것을 특징으로 하는 적층세라믹 부품의 제조방법

2 2

적층세라믹 칩 부품의 제조방법에 있어서, 그린시트 상에 정해진 회로패턴 및 이에 접속되는 내외부 전극패턴을 형성하는 공정과, 상기의 그린시트 상에 내부의 회로패턴간 접속과 외부 단자를 접속시키기 위해 홀을 펀칭하고 이 홀에 도전성 페이스트를 충진하는 비아홀 형성 공정과, 상기의 그린시트들을 적층하여 상기 비아홀을 통해 층간 회로패턴이 접속되게 하고 정해진 절단선을 따라 절단하여 그린시트 적층 칩을 형성하는 공정과, 상기 공정에서 얻어진 그린시트 적층 칩을 소성하는 공정을 포함하는 것을 특징으로 하는 적층세라믹 부품의 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.