리셋신호에 의하여 초기화되고 오실레이터로부터 소정의 주파수의 클록을 입력받아 동작하며, 직교진폭변조(QAM) 디모듈레이터로부터 멀티플렉싱된 비동기전송모드(Asyncronous Transfer Mode: ATM) 전송 MUX 패킷 스트림 데이터인 8비트 버스의 패킷스트림(PS)데이터와, PS 클록, PS 동기신호, 및 PS 유효신호를 입력받아 동기신호부 및 콘트롤 바이트들을 필터링하여 MPEG(Motion Picture Expert Group)-2 전송스트림데이터를 사용자 정보로 포함하는 ATM 셀을 출력하고, 상기 ATM 셀의 제어를 위한 유효클록과 유효 윈도우 신호를 출력하는 ATM 물리계층 제어부;

상기 ATM 물리계층제어부로터 상기 ATM 셀을 입력받아 일시 저장하는 제1 FIFO 메모리;

상기 ATM 물리계층제어부와 ATM 유토피아 인터페이스로 접속되고 상기 제1 FIFO 메모리로부터 출력된 상기 ATM 셀들을 입력받아 비동기전송모드관련 표준인 AAL5(ATM Adaptation Layer 5) 표준에 따라 리어셈블하여 188 바이트 단위의 MPEG2 전송스트림 데이터인 MPEG2-TS(Transfer Stream: TS)데이터를 출력하는 ATM SAR(Segmentation And Reassemble) 제어부;

상기 ATM SAR 제어부로부터 인터럽트 요청신호를 받아 다음 데이터 수신 및 데이터 처리시작 신호를 발생하는 로컬 CPU;

상기 ATM SAR 제어부로부터 출력된 상기 MPEG2-TS 데이터를 저장하는 로컬 메모리;

상기 로컬메모리 내에 있는 32비트 데이터 버스의 상기 MPEG2-TS 데이터를 8비트 데이터 버스로 변환하고 소정의 타이밍에 동기된 8비트의 제3 MPEG-TS 데이터와 타이밍 정보신호들을 출력하는 MPEG-TS 인터페이싱 타이밍제어부;

상기 로컬 CPU의 8비트 데이터버스를 상기 ATM SAR 제어부의 내부레지스터를 제어하기 위한 16비트 데이터버스로 변환하고, 상기 로컬메모리에 상기 ATM 리어셈블 제어부의 데이터 수신에 관련된 제어정보 및 수신데이터를 접속하기 위한 32비트 데이터버스로 변환하여 출력하는 비트변환 제어부;

상기 MPEG-TS 인터페이스타이밍제어부로부터 출력된 8비트 데이터버스의 상기 제3 MPEG-TS 데이터를 수신하여 제4 MPEG2-TS 데이터를 출력하는 제2 FIFO 메모리; 및

상기 MPEG-TS 인터페이싱 타이밍제어부로부터 출력된 상기 타이밍 정보신호에 동기되어 상기 제3 MPEG2-TS 데이터를 입력받고 디멀티플렉싱하여 MPEG2 데이터를 출력하는 MPEG-TS 디멀티플렉서;를 포함하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 ATM SAR 제어부는,

188 바이트 단위의 상기 MPEG2-TS 데이터를 376 바이트 단위로 처리하며, 상기 매 376 바이트의 데이터를 수신시 상기 로컬 CPU에 수신 데이터 처리에 대한 인터럽트 요청을 하는 상기 인터럽트 요청신호를 출력하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 제1 FIFO 메모리는,

상기 ATM 물리계층제어부의 출력신호인 상기 ATM 셀, 상기 유효클록, 및 상기 유효 윈도우 신호를 입력받아, 8 비트의 수신데이터를 상기 ATM 유토피아인터페이스로 출력하고, 상기 수신데이터가 비어있음을 알리는 제1 데이터공백신호를 상기 ATM 물리계층제어부와, 상기 ATM 유토피아인터페이스로 출력하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 비트변환 제어회로는,

상기 로컬 CPU의 8비트 CPU 데이터 버스, CPU 어드레스, I/O 인에이블, 및 칩셀렉트신호를 입력받아, 상기 ATM 리어셈블 제어부의 내부레지스터를 제어하기 위한 16비트 레지스터데이터, 레지스터 어드레스, 라이트인에이블, 및 리드인에이블신호와, 상기 로컬메모리에 제어 데이터와 수신 데이터를 접속하기 위한 32비트 메모리데이터, 메모리 어드레스, 메모리 인에이블 및 리드/라이트 제어신호를 출력하고, MPEG 시작신호 및 FIFO 초기화를 위한 제어신호를 상기 MPEG-TS 인터페이스 타이밍 제어회로에 접속하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 로컬 CPU는,

상기 ATM 인터페이스 제어부를 제어하기 위한 신호로서 CPU 데이터, CPU 어드레스, 입출력인에이블, 및 칩인에이블신호를 사용하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 MPEG-TS 인터페이싱 타이밍제어부는,

상기 제2 FIFO 메모리로부터 데이터가 없음을 알리는 FIFO 앰프티플래그를 입력받고, 상기 로컬 메모리로부터 32비트의 MPEG2 데이터를 입력받으며, 상기 비트변환제어부로부터 376바이트데이터의 접속을 알려주는 MPEG 시작신호와 FIFO 초기화를 위한 FIFO 초기화신호를 입력받아,

상기 8비트 데이터버스를 통하여 상기 MPEG-TS 디멀티플렉서에 동기를 맞추어 상기 제4 MPEG2-TS 데이터, MPEG-TS 클록신호, 및 MPEG-TS 인에이블신호를 공급하고, 상기 제2 FIFO 메모리에 라이트인에이블신호, 리드인에이블신호, 및 리드클록신호를 공급하는 것을 특징으로 하는 비동기전송모드 인터페이스 제어장치