서비스 명령 제어신호의 플로우인 S2 플로우, 세션설정 관련제어신호의 플로우인 S3 플로우, 및 네트워크 관련 제어신호의 플로우인 S4 플로우로 구성되는 T1급 상하향데이터를 송수신하기 위한 셋톱박스내의 T1급 쌍방향 비동기전송모드(Asyncronous Transfer Mode: ATM) 인터페이스 제어장치에 있어서,

주문형비데오서비스와 관련된 국제 표준화기구인 DAVIC(Digital Audio-Visual Council)에서 권고하는 ATM 유토피아 인터페이스 규격을 만족하는 제1 접속부;

상기 제1 접속부와 접속되어 수신시에는 수신 T1 프레임을 입력하여 상기 제1 접속부로 ATM 셀을 포함하는 수신데이터를 출력하고, 송신시에는 상기 제1 접속부로부터 ATM 셀을 포함하는 송신데이터를 입력하여 송신 T1 프레임을 출력하는 T1 ATM 물리계층제어부;

상기 제1 접속부와 접속되어 수신시에 상기 제1 접속부를 통하여 ATM 셀을 포함하는 수신데이터를 입력받아, 리어셈블(Reassemble)하고, 비동기전송모드관련 표준인 AAL5(ATM Adaptation Layer 5) 표준에 따라 데이터처리하며, 송신시에는 AAL5 표준에 따른 데이터처리를 하고, 세그멘테이션(Segmentation)하여 ATM 셀을 포함하는 송신데이터를 출력하는 ATM SAR(Segmentation And Reassemble) 제어부;

송수신 데이터 및 상기 ATM SAR 제어기를 제어하기 위한 데이터를 저장하는 로컬 메모리;

상기 ATM SAR 제어기의 동작모드 설정 및 송수신 데이터에 대한 처리를 수행하는 호스트 CPU;

상기 호스트 CPU의 16 비트 데이터 버스를 32 비트 데이터 버스로 변환하고, 상기 ATM SAR 제어부의 내부 레지스터 액세스 및 상기 로컬 메모리의 액세스에 대한 소정의 타이밍 신호를 발생하는 CPU 버스변환제어부; 및

상기 CPU 버스변환제어부로 부터의 입력신호에 응답하여 상기 ATM SAR 제어부의 상기 내부 레지스터에 액세스할 수 있도록 소정의 타이밍 신호를 출력하는 레지스터 인터페이스 타이밍제어부;를 포함하는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 T1 ATM 물리계층제어부는,

수신시에 수신 T1 프레임을 입력하여 4상 위상쉬프트키잉(Quaternary Phase Shift Keying: QPSK)의 복조를 수행하는 QPSK 복조기;

상기 QPSK 복조기의 출력을 입력하여 리드솔로몬(Reed Solomon) 디코딩을 수행하는 RS 디코더;

상기 RS 디코더의 출력을 입력하여 디프레이밍함으로써 상기 제1 접속부를 통하여 ATM 셀을 출력하는 디프레이밍부;

송신시에 제1 접속부를 통해 ATM 셀을 입력하여 T1 프레임 구조로 프레이밍하는 프레이밍부;

상기 프레이밍부의 출력을 입력하여 리드솔로몬 엔코딩을 수행하는 RS 엔코더; 및

상기 RS 엔코더의 출력을 입력하여 4상 위상쉬프트키잉의 변조를 수행함으로써 송신 T1 프레임을 출력하는 QPSK 변조기;를 포함하는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 ATM SAR 제어부는,

SAR 메모리접속부와 프로세서접속부를 포함하고,

상기 프로세서접속부를 통하여 레지스터어드레스신호, 레지스터데이터, 및 라이트인에이블신호로써 상기 CPU 버스변환제어부와 접속되고, 칩셀렉트신호, 및 리드인에이블신호로써 상기 레지스터 인터페이스 타이밍제어부와 접속되며,

상기 SAR 메모리접속부를 통하여 32 비트버스의 데이터인 SAR 데이터, SAR 어드레스신호, SAR 라이트인에이블신호, 및 바이트인에이블신호로써 상기 로컬메모리와 접속되는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 레지스터 인터페이스 타이밍제어부는,

상기 입력신호로서 데이터스트로브신호, 리드/라이트신호, 및 CPU 데이터의 하위바이트셀렉트신호를 입력하여 상기 타이밍신호로서 칩셀렉트신호 및 리드인에이블신호를 상기 ATM SAR 제어부의 프로세서 접속부로 출력하는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 로컬 메모리는,

상기 SAR 메모리접속부에 접속된 제1 포트와 CPU 버스변환제어부와 접속된 상기 호스트 CPU측의 제2 포트를 구비하는 듀얼포트메모리이고,

상기 제1 포트는 32 비트 버스의 데이터인 SAR 데이터, SAR 어드레스신호, SAR 라이트인에이블신호, 및 바이트인에이블신호로 접속되며,

상기 제2 포트는 CPU 버스변환제어부로부터 출력된 리드/라이트신호, 상위/하위바이트 메모리 칩셀렉트신호, 32비트 버스의 메모리 데이터, 및 메모리 어드레스신호로 접속된 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 CPU 버스변환제어부는,

상기 호스트 CPU로부터 출력된 16비트 버스의 CPU 데이터, CPU 어드레스신호, CPU 데이터스트로브신호, CPU 리드/라이트, CPU SIZ1,2, CPU 상위/하위바이트 라이트인에이블신호, 및 칩셀렉트신호를 입력하여,

상기 로컬 메모리를 제어하기 위한 리드/라이트신호, 상위/하위바이트 메모리 칩셀렉트신호, 32비트 버스의 메모리 데이터, 및 메모리 어드레스신호와, 상기 레지스터 인터페이스 타이밍제어부를 제어하기 위한 데이터 스트로브신호, 리드/라이트신호, 및 CPU 데이터의 하위바이트셀렉트신호와, 상기 ATM SAR 제어부를 제어하기 위한 레지스터어드레스신호, 16 비트 버스의 레지스터데이터, 및 라이트인에이블신호를 프로세서 접속부로 출력하는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치

제1항에 있어서, 상기 호스트 CPU는,

상기 CPU 버스변환제어부를 통하여 상기 로컬 메모리에 액세스할 때는 32 비트 버스 모드로 동작하고, ATM SAR 제어부의 내부 레지스터에 액세스할 때는 16 비트 버스 모드로 동작하는 것을 특징으로 하는 쌍방향 비동기전송모드 인터페이스 제어장치