| 1 |
1
동일한 논리 전압 레벨이 유지되는 데드존(dead zone) 구간을 갖는 제1 및 제2 입력 신호를 각각 입력받아서 교대로 스위칭하는 복수의 드라이버 스위치의 스위칭 동작에 따라 출력 전원을 출력단에 공급하는 스위칭 드라이버에서, 상기 복수의 드라이버 스위치가 동시에 온 또는 오프 되는 동작에 의해 상기 출력단으로 공급되는 출력 전원의 왜곡을 보상하는 상기 스위칭 드라이버의 보상 회로에 있어서,상기 동일한 논리 전압 레벨을 갖는 상기 제1 및 제2 입력 신호의 논리 조합 연산에 따라 상기 데드존 구간을 감지한 감지 신호를 생성하는 데드존 감지부;상기 감지 신호와 상기 동일한 전압 레벨을 갖는 상기 제1 및 제2 입력 신호 중 어느 하나의 신호의 논리 조합 연산에 따라 복수의 클럭 신호를 생성하는 클럭 생성부; 및상기 복수의 클럭 신호를 각각 입력받아서 스위칭 되는 복수의 스위치를 포함하고, 상기 복수의 스위치 각각의 스위칭 동작에 따라 양의 기준 전압원(Vref(+))을 상기 출력단으로 공급하는 제1 경로를 형성하여 상기 출력 전원의 상승 구간에서 발생하는 선형성의 왜곡을 보상하고, 상기 출력단의 나타나는 상기 출력 전원을 음의 기준 전압원 쪽으로 싱킹(sinking) 하는 제2 경로를 형성하여, 상기 출력 전원의 하강 구간에서 발생하는 선형성의 왜곡을 보상하는 출력 전원 보상부를 포함하는 스위칭 드라이버의 보상 회로
|
| 2 |
2
제1항에 있어서, 상기 데드존 감지부는,상기 동일한 전압 레벨을 갖는 상기 제1 및 제2 입력 신호를 노아(NOR) 연산하는 노아 게이트;상기 동일한 전압 레벨을 갖는 상기 제1 및 제2 입력 신호 중 어느 하나의 신호를 반전하는 인버터; 및상기 노아 게이트의 노아 연산 결과와 상기 인버터의 반전 결과를 앤드(AND) 연산한 연산 결과를 상기 데드존 구간을 감지한 상기 감지 신호로서 출력하는 앤드 게이트를 포함하는 스위칭 드라이버의 보상 회로
|
| 3 |
3
제2항에 있어서, 상기 클럭 생성부는,상기 제1 및 제2 입력 신호 중 어느 한 신호를 입력 펄스로서 입력받고, 상기 감지 신호를 클럭 펄스로서 입력받아서, 상기 클럭 펄스의 주기에 따라 상기 입력 펄스를 출력 펄스와 상기 출력 펄스의 위상이 반전된 출력 펄스로서 교대로 출력하는 플립 플롭;상기 복수의 클럭 신호 중 상기 제1 경로를 형성하는 제1 클럭 신호로서, 상기 출력 펄스와 상기 감지 신호를 낸드 연산한 상기 제1 클럭 신호를 생성하는 제1 낸드(NAND) 게이트;상기 복수의 클럭 신호 중 상기 제2 경로를 형성하는 제2 클럭 신호로서, 상기 반전된 출력 펄스와 상기 감지 신호를 낸드 연산한 상기 제2 클럭 신호를 생성하는 제2 낸드 게이트; 및상기 제1 및 제2 클럭 신호의 위상을 각각 반전시킨 제1 및 제2 반전 클럭 신호를 출력하는 인버터부;를 포함하는 것을 특징으로 하는 스위칭 드라이버의 보상 회로
|
| 4 |
4
제3항에 있어서, 상기 출력 전원 보상부는,상기 제1 클럭 신호 및 상기 제1 반전 클럭 신호에 따라 상기 양의 기준 전압원(Vref(+))을 상기 출력단으로 공급하는 제1 경로를 형성하는 제1 보상부; 및상기 제2 클럭 신호 및 상기 제2 반전 클럭 신호에 따라 상기 출력단에 나타나는 출력 전원을 상기 음의 기준 전압원 쪽으로 싱킹(sinking) 하는 상기 제2 경로를 형성하는 제2 보상부;를 포함하는 것을 특징으로 하는 스위칭 드라이버의 보상 회로
|
| 5 |
5
제4항에 있어서, 상기 제1 보상부는,상기 양의 기준전압원에 연결되는 제1 스위치;상기 제1 스위치와 직렬로 연결된 제1 커패시터;상기 제1 커패시터를 통해 상기 제1 스위치와 직렬로 연결된 제2 스위치;상기 제1 스위치와 상기 제1 커패시터를 직렬 연결하는 노드와 접지를 연결하는 제3 스위치; 및상기 제1 커패시터와 상기 제2 스위치를 직렬 연결하는 노드와 접지를 연결하는 제4 스위치를 포함하고,상기 제1 클럭 신호에 따라 상기 제1 및 제2 스위치가 턴 온되고, 상기 제1 반전 클럭 신호에 따라 상기 제3 및 제4 스위치가 턴 오프되어, 상기 양의 기준 전압원(Vref(+))을 상기 출력단으로 공급하는 제1 경로를 형성하는 것을 특징으로 하는 스위칭 드라이버의 보상 회로
|
| 6 |
6
제4항에 있어서, 상기 제2 보상부는,상기 음의 기준전압원에 연결되는 제5 스위치;상기 제5 스위치와 직렬 연결된 제2 커패시터;상기 제2 커패시터를 통해 상기 제5 스위치와 직렬로 연결된 제6 스위치;상기 제5 스위치와 상기 제2 커패시터를 직렬 연결하는 노드와 접지를 연결하는 제7 스위치; 및상기 제2 커패시터와 상기 제6 스위치를 직렬 연결하는 노드와 접지를 연결하는 제8 스위치를 포함하고,상기 제2 클럭 신호에 따라 상기 제5 및 제6 스위치가 턴 온되고, 상기 제2 반전 클럭 신호에 따라 상기 제7 및 제8 스위치가 턴 오프되어, 상기 출력단에 나타나는 출력 전원을 상기 음의 기준 전압원 쪽으로 싱킹(sinking) 하는 상기 제2 경로를 형성하는 것을 특징으로 하는 스위칭 드라이버의 보상 회로
|
