| 1 |
1
전원전압이 공급되며, 인덕터들의 일단을 공통노드(common node)로 하여 대칭을 이루고, 제어전압에 의하여 발진주파수가 제어되는 발진신호들을 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 드레인의 제1 발진단자 및 제2 발진단자에서 각각 출력하는 차동 콜피츠 발진부;
상기 제1 및 제2 트랜지스터의 소스와 연결되고, 복수개의 커패시터와 연결된 스위치의 스위칭 동작에 따라 상기 발진주파수를 디스크리트(discretee)하게 튜닝시켜 상기 발진주파수를 광대역화하는 튜닝 커패시터 어레이부;
상기 제어전압에 의하여 커패시턴스를 가변시켜 상기 튜닝된 발진주파수를 아날로그적으로 튜닝시키는 버랙터 다이오드를 포함하는 버랙터 다이오드부;
상기 제1 및 제2 트랜지스터의 소스와 연결되어 상기 차동 콜피츠 발진부의 발진을 유지하기 위한 고 임피던스부; 및
제1 바이어스 트랜지스터(M3)와 제2 바이어스 트랜지스터(M4)의 소스와 커플링된 충전커패시터의 전압에 의하여 제어되며, 상기 제1 및 제2 트랜지스터의 바디단에 각각 제1 및 제2 피드백 전압을 제공하여 상기 제1 및 제2 발진단자의 전압을 안정적으로 유지하는 능동 바이어스부
를 포함하는 광대역 전압제어발진기
|
| 2 |
2
제1항에 있어서, 상기 차동 콜피츠 발진부는
상기 전원전압의 공급부와 상기 제1 트랜지스터의 게이트 사이에 형성되는 제1 인덕터;
상기 제1 트랜지스터의 게이트와 소스 사이에 형성되는 제1 발진 커패시터;
상기 전원전압의 공급부와 상기 제2 트랜지스터의 게이트 사이에 형성되는 제2 인덕터; 및
상기 제2 트랜지스터의 게이트와 소스 사이에 형성되는 제2 발진 커패시터를 포함하는 콜피츠 발진기를 포함하되,
상기 콜피츠 발진기는 상기 제1 인덕터와 제2 인덕터의 대칭구조에 의해 차동구조가 형성되는 것인 광대역 전압제어발진기
|
| 3 |
3
제1항에 있어서, 상기 튜닝 커패시터 어레이부는
제1 스위치와 연결된 제1 스위칭 커패시터;
제2 스위치와 연결된 제2 스위칭 커패시터; 및
제3 스위치와 연결된 제3 스위칭 커패시터를 포함하되,
상기 제1, 제2 및 제3 스위칭 커패시터는 각각 병렬연결되어 3-bit 커패시터 어레이를 형성하고, 상기 제1, 제2 및 제3 스위치의 스위칭 동작에 따라 상기 차동 콜피츠 발진부의 발진주파수를 디스크리트하게 변경시키는 것인 광대역 전압제어 발진기
|
| 4 |
4
제3항에 있어서,
상기 제1, 제2 및 제3 스위칭 커패시터의 각각의 커패시턴스는 서로 다른 값을 가지되, 상기 제2 및 제3 스위칭 커패시턴의 커패시턴스는 상기 제1 스위칭 커패시턴스의 정수배인 것인 광대역 전압제어발진기
|
| 5 |
5
제1항에 있어서, 상기 버랙터 다이오드부는
일단이 제1 트랜지스터의 소스에 연결되고, 타단이 상기 제어전압을 공급하는 제어저항의 일단에 연결된 제1 버랙터 다이오드; 및
일단이 제2 트랜지스터의 소스에 연결되고, 타단이 상기 제어저항의 일단에 연결된 제2 버랙터 다이오드
를 포함하는 것인 광대역 전압제어발진기
|
| 6 |
6
제1항에 있어서, 상기 고 임피던스부는
인덕턴스가 상기 발진주파수에 따라 변하는 인덕터인 것을 특징으로 하되, 상기 인덕터는
상기 제1 트랜지스터의 소스와 접지 사이에 형성되는 제1 인덕터; 및
상기 제2 트랜지스터의 소스와 접지 사이에 형성되는 제2 인덕터
를 포함하는 것인 광대역 전압제어발진기
|
| 7 |
7
제1항에 있어서, 상기 능동 바이어스부는
게이트 단자가 상기 제2 발진단자에 연결된 상기 제1 바이어스 트랜지스터;
게이트 단자가 상기 제1 발진단자에 연결된 상기 제2 바이어스 트랜지스터; 및
상기 제1 및 제2 바이어스 트랜지스터의 공통 소스 단자 및 상기 제1 및 제2 트랜지스터의 바디단자와 접지면 사이에 형성된 상기 충전커패시터
를 포함하는 것인 광대역 전압제어발진기
|
| 8 |
8
제7항에 있어서, 상기 능동 바이어스부는
상기 제1 및 제2 트랜지스터가 발진하지 않는 경우, 상기 충전커패시터에 전하를 충전하여 상기 제1 및 제2 트랜지스터의 바디단자 전압을 높이고,
상기 제1 및 제2 트랜지스터의 발진진폭이 소정의 임계치 이상인 경우, 상기 제1 및 제2 바이어스 트랜지스터의 펌핑과정을 통해 다운시킨 충전커패시터의 전압을 상기 제1 및 제2 트랜지스터의 바디단자에 피드백하여 상기 바디단의 전압을 낮추는 것인 광대역 전압제어 발진기
|
| 9 |
9
제1항에 있어서, 상기 제1 및 제2 트랜지스터는
상기 차동 콜피츠 발진부의 버퍼로 사용되는 것인 광대역 전압제어 발진기
|
| 10 |
10
제1항에 있어서,
상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 바이어스 트랜지스터는 각각 NMOS 트랜지스터인 것인 광대역 전압제어발진기
|
| 11 |
11
제1항에 있어서,
상기 발진주파수는 밀리미터파인 광대역 전압제어 발진기
|
