요약 | 본 발명은 핀 다이오드의 구조 및 그 제조방법에 관한 것으로, 종래에는 오믹금속층의 위치가 제한됨에 따라 일정한 오믹 저항값을 갖게 되어 고주파특성이 저감되는 문제점이 있고, 식각공정의 제어가 어려운 문제점이 있었다. 따라서, 본 발명은 돌출부를 갖는 화합물 반도체기판과; 상기 반도체기판의 돌출부 상에 적층 형성된 제1 엔형층, 버퍼층 및 피형층과; 상기 제1 엔형층과 반도체기판 돌출부의 경사면 및 반도체기판 상에 형성된 제2 엔형층과; 상기 피형층 및 제2 엔형층 상부에 각각 형성된 제1∼제3 오믹금속층과; 상기 제1∼제3 오믹금속층의 일정한 영역과 각기 접촉되는 제1∼제3 에어브리지 금속층을 구비하여 이루어지는 핀 다이오드의 구조를 화합물 반도체기판의 상부에 순차적으로 제1 엔형층, 버퍼층 및 피형층을 형성한 후, 제1 마스크를 이용하여 상기 피형층의 상부 일정한 영역에 제1 오믹금속층을 형성하는 공정과; 상기 제1 마스크를 제거하고, 제1 오믹금속층의 상부에 제2 마스크를 형성한 후, 상기 피형층, 버퍼층, 제1 엔형층을 식각함과 아울러 계속해서 반도체기판을 소정깊이로 식각하는 공정과; 상기 제2 마스크를 제거하고, 상부 전면에 절연층을 형성한 후, 1차 사진식각공정을 적용하여 상기 제1 오믹금속층, 피형층 및 버퍼층 상에 형성된 절연층을 식각하는 공정과; 상기 구조물을 열처리하여 잔류하는 절연층의 하부에 제2 엔형층을 형성한 후, 상기 절연층을 제거하는 공정과; 상기 구조물의 상부에 2차 사진식각공정을 적용하여 상기 제2 엔형층의 상부에 제2,제3 오믹금속층을 형성하는 공정과; 상기 제1∼제3 오믹금속층의 일정한 영역과 각기 접촉되는 제1∼제3에어브리지 금속층을 형성하는 공정을 통해 제조하여 고농도 엔형층의 경사진 측면에서 캐리어를 주입함과 아울러 고농도 엔형층 상에 형성되는 오믹금속층의 면적을 증가시킴으로써, 순방향 저항값을 최소화하여 고주파특성을 향상시킬 수 있는 효과가 있고, 또한 종래에 비해 본 발명에서는 고농도 엔형층을 완전히 식각하여 엔형층에 비해 상대적으로 매우 두꺼운 반도체기판 상에서 식각이 완료되므로, 식각공정의 제어가 용이해짐에 따라 공정이 간편해지는 효과가 있다. |
---|---|
Int. CL | H01L 29/868 (2006.01) |
CPC | H01L 29/868(2013.01) H01L 29/868(2013.01) H01L 29/868(2013.01) H01L 29/868(2013.01) H01L 29/868(2013.01) H01L 29/868(2013.01) |
출원번호/일자 | 1019980058873 (1998.12.26) |
출원인 | 국방과학연구소 |
등록번호/일자 | 10-0450258-0000 (2004.09.15) |
공개번호/일자 | 10-2000-0042636 (2000.07.15) 문서열기 |
공고번호/일자 | (20041230) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2002.11.19) |
심사청구항수 | 7 |