| 1 |
1
각 채널의 주파수 대역 신호만 통과시키는 5차 인터디지털 형식의 대역통과여파기와 해당 채널의 주파수 대역을 벗어난 신호만을 통과시키는 1차 평행결합선로 형식의 대역저지여파기를 구비하고, 신호입력 단을 기준으로 주파수가 낮은 채널부터 높은 채널 순서로 연결하여, 입력받은 신호를 분리하는 주파수 멀티플렉서와,상기와 같은 5차 인터디지털 형식의 대역통과여파기와 1차 평행결합선로 형식의 대역저지여파기를 구비하고, 신호출력 단을 기준으로 주파수가 높은 채널부터 낮은 채널 순서로 연결하여, 상기 주파수 멀티플렉서에서 전달받은 신호를 합성하는 주파수 디멀티플렉서와, 상기 주파수 멀티플렉서와 주파수 디멀티플렉서의 동일 주파수 채널 사이를 서로 연결하여, 상기 주파수 멀티플렉서에서 출력되는 신호를 상기 주파수 디멀티플렉서의 동일 채널로 입력시키는 스위치로 구성된 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 대역통과여파기 및 대역저지여파기는 인쇄기판 형태의 마이크로스트립으로 구성된 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서, 상기 주파수 멀티플렉서 및 주파수 디멀티플렉서는, 해당 채널을 통과한 주파수 신호의 위상차를 조정하는 지연선을 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 6 |
6
삭제
|
| 7 |
7
입력신호의 주파수 대역을 다수 채널의 주파수 대역으로 구분한 경우, 홀수번째 채널에 해당하는 주파수 신호를 멀티플렉싱 하는 상판과 짝수번째 채널에 해당하는 주파수 신호를 멀티플렉싱 하는 하판의 2단 적층구조로 구성되고, 상기 상판 또는 하판 중 어느 하나에 입력신호를 분리하는 전력분배기가 포함되며, 상기 전력분배기의 출력 일측단자는 상기 상판에 연결되고 출력 타측단자는 상기 하판에 연결되는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 8 |
8
제 7 항에 있어서, 상기 상판은, 홀수번째 채널 수 만큼의 5차 대역통과여파기와 1차 대역저지여파기로 구성된 주파수 멀티플렉서 및 주파수 디멀티플렉서와, 상기 주파수 멀티플렉서 및 주파수 디멀티플렉서를 연결 또는 차단하는 스위치를 포함하고, 상기 하판은, 짝수번째 채널 수 만큼의 5차 대역통과여파기와 1차 대역저지여파기로 구성된 주파수 멀티플렉서 및 주파수 디멀티플렉서와, 상기 주파수 멀티플렉서와 주파수 디멀티플렉서를 연결 또는 차단하는 스위치를 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 9 |
9
제 8 항에 있어서, 상기 상판 및 하판의 5차 대역통과여파기의 출력단을 소정 길이만큼 연장시킨 지연선을 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 10 |
10
제 8 항에 있어서, 상기 주파수 멀티플렉서와 주파수 디멀티플렉서의 임피던스 정합을 위해 주파수 멀티플렉서의 마지막 채널과 주파수 디멀티플렉서의 첫번째 채널에 배치시킨 저항을 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 11 |
11
제 8 항에 있어서, 상기 각 채널의 주파수 멀티플렉서 및 주파수 디멀티플렉서 사이마다 설치한 도체벽을 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 12 |
12
제 8 항에 있어서, 상기 상판 스위치의 온/오프를 제어하는 홀수채널용 스위치 제어보드와, 상기 하판 스위치의 온/오프를 제어하는 짝수채널용 스위치 제어보드를 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
| 13 |
12
제 8 항에 있어서, 상기 상판 스위치의 온/오프를 제어하는 홀수채널용 스위치 제어보드와, 상기 하판 스위치의 온/오프를 제어하는 짝수채널용 스위치 제어보드를 더 포함하는 것을 특징으로 하는 광대역 스위칭 멀티플렉서
|
