| 1 |
1
디지탈 통신 시스템의 프레임 신호 검출회로에 있어서, 입력되는 1025Kbps 다중화 신호열을 1024KHz 클럭 입력신호로 리세이핑하는 리세어링부(31)과, 15bit 길이의 프레임 배열 신호를 검출하기 위한 MLS 검출부(32)와, 상기 MLS 검출부(32) 출력을 입력으로 하여 올바른 프레임 채널을 찾기 위한 업/다운 계수부(34)와 상기 업/다운 계수부(34)를 적절히 제어하기 위한 카운터 제어부(33)와, 상기 업/다운 계수부(34)의 출력을 이용하여 동기획득 및 상실 유무를 판단하기 위한 동기 검출 상태 표시부(36)와, 상기 업/다운 계수부(34)의 제어에 따라 1024KHz의 클럭을 분주하여 프레임 채널(CHψ)에 동기가 된 32KHz의 클럭을 발생하기 위한 프레임 클럭 발생부(35)로 구성됨을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 2 |
2
제1항에 있어서, 리세이핑부(31)가 디플립플롭(DFF1)의 데이타단(D)에 데이타 입력단(301)이 연결되고, 클럭단(CLK)에 클럭 입력단(302)이 연결됨을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 3 |
3
제1항에 있어서, 프레임 클럭 발생부(35)가 상기 클럭 입력단(302)에 인버터(NOT)를 연결하고 상기 인버터(NOT)로 부터 출력을 카운터(COUNTER1, 2)의 클럭단(CLK)에 입력하고, 상기 카운터(COUNTER2)의 리플캐리 출력단(S13)의 신호와 소정 단위의 카운팅 신호를 앤드게이트(AND1)에서 입력하여 이 출력을 상기 카운터(COUNTER1, 2)의 로딩 신호로 하여 프레임 채널(CH0)에 동기된 32KHz의 클럭을 발생함을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 4 |
4
제1항에 있어서, MLS 검출부(32)가 상기 프레임 클럭 발생부(35)의 카운터(COUNTER2)의 출력단(QA)의 신호를 반전하여 디플립플롭(DFF2-DFF6)의 클럭단(CLK)으로 입력하고, 상기 디플립플롭(DFF2)의 출력단(Q)의 신호를 디플립플롭(DFF3)의 데이타단(D) 및 익스클루시브 오아게이트(XOR1, XOR2)에 입력하며, 상기 디플립플롭(DFF3)의 출력단(Q)의 신호를 상기 익스클루시브 오아게이트(XOR1)의 입력단 및 낸드게이트(NAND2)에 입력하고, 상기 XOR2의 출력을 DFF4의 데이타단(D)에 입력하며 상기 DFF4-DFF6의 출력단(Q)은 낸드게이트(NAND2)의 입력단에 연결되며 상기 XOR2 및 NAND2의 출력단이 NAND1의 입력단에 연결됨을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 5 |
5
제1항에 있어서, 카운터 제어부(33)이 상기 MLS 검출부(32)의 낸드게이트(NAND1)의 출력을 노아게이트(NOR1)로 입력하고 상기 카운터(COUNTER2)의 출력단(QD)을 오아게이트(OR2)에 입력하여 상기 카운터(COUNTER3)의 리플캐리 출력단(RCO)의 출력을 인버터(NOT3) 를 통해 상기 노아게이트(NOR1)로 입력하며 상기 노아게이트(NOR1)의 출력을 오아게이트(OR2)의 입력 및 카운터(COUNTER3)의 로드단(LOAD)에 입력하여 상기 인버터(NOT2)의 출력을 클럭으로 사용하고 오아게이트(OR1)의 출력을 카운터(COUNTER3)의 입력단(A-B)에 입력하여 초기값으로 됨을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 6 |
6
제1항에 있어서, 업 다운 계수부(34)가 오아게이트(OR2)의 출력으로 게이트단(G)으로 입력하고 MLS 검출부(32), 낸드게이트(NAND1)의 출력으로 카운터(COUNTER4, COUNTER5)의 업/다운단(D/U)으로 입력하고 상기 프레임 클럭 발생부(35)의 카운터(COUNTER2)의 출력단(QA)을 카운터(COUNTER4, 5)의 클럭단(CLK)으로 입력하고, 상기 카운터(COUNTER5)의 최소/최대단(MX/MN)의 출력을 클럭 입력단(300)의 클럭에 따라 래치하는 디플립플롭(DFF7)으로 구성됨을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
| 7 |
7
제1항에 있어서, 동기 검출 상태 표시부(36)가 상기 카운터(COUNTER4)에서 출력단(QD)의 상태를 상기 업/다운 계수부(34)의 디플립플롭(DFF7)의 출력에 따라 노아게이트(NOR2, NOR3)에서 래치함을 특징으로 하는 디지탈 통신 시스템의 프레임 신호 검출회로
|
