| 1 |
1
고성능 병렬신호처리 시스템을 위한 HPI-EMIF 브릿지로서, 상기 HPI-EMIF 브릿지가 마스터로 동작할 때 PCI 버스를 초기화하고 PCI 버스에 주소 및 데이터를 보내는 PCI 마스터 제어기와, 상기 HPI-EMIF 브릿지가 타겟으로 동작할 때 PCI 버스로부터 수신한 PCI 신호를 후술하는 SDRAM 제어기 및 HPI 제어기에 보내는 PCI 타겟 제어기와, 로컬 메모리간 DMA 전송에 관련된 데이터를 저장하는 PCI 구성 레지스터를 포함하는 PCI 제어기와; 상기 로컬 메모리간 DMA 전송을 제어하는 DMA 제어기와, 상기 로컬 메모리의 액세스를 제어하는 SDRAM 제어기와, 외부 프로세서에서 DSP로 프로그램 및 데이터를 다운로드하기 위해 DSP의 HPI를 제어하는 HPI 제어기를 포함하는 내부 제어기를 포함하며; 상기 DSP에 의해 상기 PCI 구성 레지스터가 설정되면, 상기 PCI 제어기가 상기 DSP에 로컬 버스 사용권을 요청하는 홀드요구신호를 전송하여 상기 홀드요구신호에 대한 응답을 수신하면 상기 로컬 메모리간 DMA 전송을 수행하는 것을 특징으로 하는 HPI-EMIF 브릿지
|
| 2 |
2
삭제
|
| 3 |
3
제 1항에 있어서, 상기 HPI-EMIF 브릿지 두 개가 병렬로 연결된 경우, 하나의 HPI-EMIF 브릿지는 마스터로 동작하고 다른 하나의 HPI-EMIF 브릿지는 타겟으로 동작하여 상기 PCI 제어기를 통해 상기 로컬 메모리간 DMA 전송이 수행되는 것을 특징으로 하는 HPI-EMIF 브릿지
|
| 4 |
4
제 1항에 있어서, 외부 프로세서가 상기 로컬 메모리를 액세스하는 경우 상기 PCI 타겟 제어기가 PCI 버스를 통해 외부 프로세서로부터 데이터 및 주소를 수신하고, 상기 SDRAM 제어기는 상기 데이터 및 주소에 따라 상기 로컬 메모리의 액세스를 제어하는 것을 특징으로 HPI-EMIF 브릿지
|
| 5 |
5
제 1항에 있어서, 외부 프로세서에서 상기 DSP로 프로그램 및 데이터를 다운로드 하는 경우 상기 PCI 타겟 제어기가 PCI 버스를 통해 외부 프로세서로부터 프로그램 및 데이터를 수신하고, 상기 HPI 제어기는 상기 DSP의 HPI를 제어하여 수신한 프로그램 및 데이터를 상기 DSP에 다운로드 하는 것을 특징으로 하는 HPI-EMIF 브릿지
|
| 6 |
6
제 1항에 있어서, 상기 PCI 구성 레지스터는 DSP가 액세스하려는 로컬 메모리의 주소를 저장하목적주소 레지스터와, 현재 액세스 대상의 로컬 메모리의 액세스 시작주소를 저장하는 소스주소 레지스터와, 전송하려는 데이터의 총길이를 저장하는 전송길이 레지스터와, 인터럽트 또는 시스템에 의한 DMA 개시를 저장하는 DMA 제어 레지스터를 포함하는 것을 특징으로 하는 HPI-EMIF 브릿지
|
| 7 |
6
제 1항에 있어서, 상기 PCI 구성 레지스터는 DSP가 액세스하려는 로컬 메모리의 주소를 저장하목적주소 레지스터와, 현재 액세스 대상의 로컬 메모리의 액세스 시작주소를 저장하는 소스주소 레지스터와, 전송하려는 데이터의 총길이를 저장하는 전송길이 레지스터와, 인터럽트 또는 시스템에 의한 DMA 개시를 저장하는 DMA 제어 레지스터를 포함하는 것을 특징으로 하는 HPI-EMIF 브릿지
|
