맞춤기술찾기

이전대상기술

VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치

  • 기술번호 : KST2015156825
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 목적을 달성하기 위해서 본 발명은 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법에 관한 것이다. 상기 방법은 단일 보드 컴퓨터(Single Board Computer)가 모체 기판을 통해서 전원을 공급받는 단계, 상기 단일 보드 컴퓨터가 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하는 단계 및 상기 단일 보드 컴퓨터가 상기 입출력 모듈을 통해서 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신하는 단계를 포함할 수 있다.
Int. CL G06F 13/14 (2006.01) G06F 13/38 (2006.01)
CPC G06F 13/4221(2013.01) G06F 13/4221(2013.01)
출원번호/일자 1020110109574 (2011.10.25)
출원인 국방과학연구소
등록번호/일자 10-1260325-0000 (2013.04.26)
공개번호/일자
공고번호/일자 (20130506) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.10.25)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 국방과학연구소 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 양승열 대한민국 대전광역시 유성구
2 박재성 대한민국 대전광역시 유성구
3 김봉규 대한민국 대전광역시 유성구
4 정재엽 대한민국 대전광역시 서구
5 전은선 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 국방과학연구소 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.10.25 수리 (Accepted) 1-1-2011-0837122-32
2 선행기술조사의뢰서
Request for Prior Art Search
2012.07.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.08.21 수리 (Accepted) 9-1-2012-0066247-55
4 의견제출통지서
Notification of reason for refusal
2012.12.03 발송처리완료 (Completion of Transmission) 9-5-2012-0735916-99
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.12.14 수리 (Accepted) 1-1-2012-1042966-83
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.12.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-1042969-19
7 등록결정서
Decision to grant
2013.04.18 발송처리완료 (Completion of Transmission) 9-5-2013-0263443-46
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.07.22 수리 (Accepted) 4-1-2013-0033275-90
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
단일 보드 컴퓨터(Single Board Computer)가 백플레인 기판(Backplane Board)을 통해서 전원을 공급 받는 단계;상기 단일 보드 컴퓨터가 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하는 단계; 및상기 단일 보드 컴퓨터가 상기 입출력 모듈을 통해서 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신하는 단계; 를 포함하되,상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하고,상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어(Core)가 탑재되도록 구성된 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
2 2
제1항에 있어서,상기 전원을 공급 받는 단계에서상기 단일 보드 컴퓨터는 운용프로그램을 탑재하여 시스템 관리 기능을 수행하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
3 3
제1항에 있어서,상기 전원을 공급 받는 단계에서상기 백플레인 기판은 5개의 VPX 기반의 모듈을 지원하는 것을 특징으로 하는 PX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
4 4
제1항에 있어서,상기 다른 모듈과 통신하는 단계에서상기 입출력 모듈은 각각의 부품단위로 구성된 통신 컨트롤러를 하나의 FPGA 칩에 IP 코어형태로 통합되도록 구성된 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
5 5
제1항에 있어서,상기 다른 모듈과 통신하는 단계에서상기 입출력 모듈은 제 1 입출력 모듈과 제 2 입출력 모듈을 포함하고, PCI 익스프레스(Express) 고속 직렬 버스 기반으로 단일 보드 컴퓨터와 연동하여 외부 입출력 인터페이스를 제공하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
6 6
제5항에 있어서,상기 제 1 입출력 모듈은 외부 장비와 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품간의 인터페이스 방식(Inter Integrated Circuit)를 제공하며, 이중화된 임무 컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
7 7
제5항에 있어서,상기 제 2 입출력 모듈은 상기 제 1 입출력 모듈에서 스위칭한 버스를 제공받아 상기 단일 보드 컴퓨터와 연동하여 ARINC-429, RS-232, RS-422, RS-485 그리고 이산(Discret) 통신 인터페이스 중에서 적어도 하나 이상을 지원하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법
8 8
프로세서와 메모리가 단일 보드 상에 구현된 하나 이상의 단일 보드 컴퓨터; 외부의 다른 모듈과 통신하기 위한 입출력 기능을 수행하는 하나 이상의 입출력 모듈;상기 하나 이상의 단일 보드 컴퓨터 및 상기 하나 이상의 입출력 모듈 간에 고속의 데이터 통신 버스를 제공하는 백플레인 기판을 포함하되,상기 단일 보드 컴퓨터는 상기 백플레인 기판을 통해 전원을 공급받고, 상기 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하며, 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신을 수행하고,상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하며,상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어(Core)를 탑재한 것을 특징으로 하는 컴퓨터 장치
9 9
제8항에 있어서,상기 단일 보드 컴퓨터는 운용프로그램을 탑재하여 시스템 관리 기능을 수행하는 것을 특징으로 하는 컴퓨터 장치
10 10
제8항에 있어서,상기 백플레인 기판은 5개의 VPX 기반의 모듈을 지원하는 것을 특징으로 하는 컴퓨터 장치
11 11
제8항에 있어서,상기 입출력 모듈은 각각의 부품단위로 구성된 통신 컨트롤러를 하나의 FPGA 칩에 IP 코어형태로 통합되도록 구성된 것을 특징으로 하는 컴퓨터 장치
12 12
제8항에 있어서,상기 입출력 모듈은 제 1 입출력 모듈과 제 2 입출력 모듈을 포함하고, PCI 익스프레스(Express) 고속 직렬 버스 기반으로 상기 단일 보드 컴퓨터(Single Board Computer)와 연동하여 외부 입출력 인터페이스를 제공하는 것을 특징으로 하는 컴퓨터 장치
13 13
제12항에 있어서,상기 제 1 입출력 모듈은 외부 장비와 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품간의 인터페이스 방식(Inter Integrated Circuit)를 제공하며, 이중화된 임무 컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공하는 것을 특징으로 하는 컴퓨터 장치
14 14
제12항에 있어서,상기 제 2 입출력 모듈은 상기 제 1 입출력 모듈에서 스위칭한 버스를 제공받아 상기 단일 보드 컴퓨터와 연동하여 ARINC-429, RS-232, RS-422, RS-485 그리고 이산(Discret) 통신 인터페이스 중에서 적어도 하나 이상을 지원하는 것을 특징으로 하는 컴퓨터 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.