1 |
1
중간 대역 신호를 입력받아 제 1 동기시점보다 이른 이진 천이 반송파 신호 및 상기 제 1 동기시점보다 늦은 이진 천이 반송파 신호를 이용하여 복수의 제 1 출력 신호를 생성하는 이진 천이 반송파 역확산기;상기 중간 대역 신호를 입력받아 상기 제 1 동기시점보다 이른 다중화 이진 천이 반송파 신호 및 상기 제 1 동기시점보다 늦은 다중화 이진 천이 반송파 신호를 이용하여 복수의 제 2 출력 신호를 생성하는 다중화 이진 천이 반송파 역확산기;상기 복수의 제 1 출력 신호 및 복수의 제 2 출력 신호를 이용하여 제 3 출력 신호를 생성하는 판별기; 및 상기 제 3 출력 신호를 이용하여 제 2 동기시점을 결정하고 상기 제 2 동기시점을 상기 이진 천이 반송파 역확산기와 상기 다중화 이진 천이 반송파 역확산기에 입력하는 동기시점 결정기;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
2 |
2
제 1 항에 있어서,상기 이진 천이 반송파 역확산기는,상기 이른 이진 천이 반송파 신호 또는 늦은 이진 천이 반송파 신호를 생성하는 BOC(Binary Offset Carrier) 신호 발생기;상기 이른 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 1 출력 신호 중 하나를 생성하는 제 1 신호 곱셈기; 및 상기 늦은 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 1 출력 신호 중 다른 하나를 생성하는 제 2 신호 곱셈기;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
3 |
3
제 1 항에 있어서,상기 다중화 이진 천이 반송파 역확산기는,상기 이른 다중화 이진 천이 반송파 신호 또는 늦은 다중화 이진 천이 반송파 신호를 생성하는 MBOC(Multiplexed Binary Offset Carrier) 신호 발생기;상기 이른 다중화 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 2 출력 신호 중 하나를 생성하는 제 3 신호 곱셈기; 및 상기 늦은 다중화 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 2 출력 신호 중 다른 하나를 생성하는 제 4 신호 곱셈기;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
4 |
4
제 1 항에 있어서,상기 판별기는,상기 복수의 제 1 출력 신호를 차분하여 제 1 차분값을 생성하는 제 1 차분기;상기 제 1 차분값과 크기조정계수를 곱하는 제 5 신호 곱셈기; 상기 복수의 제 2 출력 신호를 차분하여 제 2 차분값을 생성하는 제 2 차분기; 및 상기 제 1 차분값과 제 2 차분값을 차분하여 상기 제 3 출력신호를 생성하는 제 3 차분기;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
5 |
5
제 1 항에 있어서,상기 동기시점 결정기는,상기 제 3 출력 신호를 판별하여 판별값을 생성하고 상기 판별값이 음수이면 상기 제 2 동기시점을 미리 정해진 간격만큼 이동시키고, 상기 판별값이 양수이면 상기 제 2 동기시점을 미러 정해진 간격만큼 이동시켜 상기 판별값을 특정값에 맞추는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
6 |
6
제 5 항에 있어서,상기 미리 정해진 간격은 1/12인 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
7 |
7
제 5 항에 있어서,상기 제 2 동기시점에서 가장 가까운 이른 준오결정점과 가장 가까운 늦은 준오결정점의 간격은 한 칩(chip)인 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
8 |
8
제 1 항에 있어서,상기 판별기 또는 상기 동기시점결정기의 전단 및 후단 중 적어도 하나에 여과기를 더 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 시스템
|
9 |
9
중간 대역 신호를 입력받아 제 1 동기시점보다 이른 이진 천이 반송파 신호 및 상기 제 1 동기시점보다 늦은 이진 천이 반송파 신호를 이용하여 복수의 제 1 출력 신호를 생성하는 복수의 제 1 출력 신호 생성 단계;상기 중간 대역 신호를 입력받아 상기 제 1 동기시점보다 이른 다중화 이진 천이 반송파 신호 및 상기 제 1 동기시점보다 늦은 다중화 이진 천이 반송파 신호를 이용하여 복수의 제 2 출력 신호를 생성하는 복수의 제 2 출력 신호 생성 단계;상기 복수의 제 1 출력 신호 및 복수의 제 2 출력 신호를 이용하여 제 3 출력 신호를 제 3 출력 신호 생성 단계; 및 상기 제 3 출력 신호를 이용하여 제 2 동기시점을 결정하고 상기 제 2 동기시점을 상기 이진 천이 반송파 역확산기와 상기 다중화 이진 천이 반송파 역확산기에 입력하는 동기 시점 결정 단계;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
10 |
10
제 9 항에 있어서,상기 복수의 제 1 출력 신호 생성 단계는,상기 이른 이진 천이 반송파 신호 또는 늦은 이진 천이 반송파 신호를 생성하는 단계;상기 이른 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 1 출력 신호 중 하나를 생성하는 단계; 및 상기 늦은 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 1 출력 신호 중 다른 하나를 생성하는 단계;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
11 |
11
제 9 항에 있어서,상기 복수의 제 2 출력 신호 생성 단계는,상기 이른 다중화 이진 천이 반송파 신호 또는 늦은 다중화 이진 천이 반송파 신호를 생성하는 단계;상기 이른 다중화 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 2 출력 신호 중 하나를 생성하는 단계; 및 상기 늦은 다중화 이진 천이 반송파 신호와 상기 제 1 동기시점을 곱하여 상기 복수의 제 2 출력 신호 중 다른 하나를 생성하는 단계;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
12 |
12
제 9 항에 있어서,상기 제 3 출력 신호 생성 단계는,상기 복수의 제 1 출력 신호를 차분하여 제 1 차분값을 생성하는 단계;상기 제 1 차분값과 크기조정계수를 곱하는 단계; 상기 복수의 제 2 출력 신호를 차분하여 제 2 차분값을 생성하는 단계; 및 상기 제 1 차분값과 제 2 차분값을 차분하여 상기 제 3 출력신호를 생성하는 단계;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
13 |
13
제 9 항에 있어서,상기 동기시점 결정 단계는,상기 제 3 출력 신호를 판별하여 판별값을 생성하는 단계;상기 판별값이 음수이면 상기 제 2 동기시점을 미리 정해진 간격만큼 이동시켜 상기 판별값을 특정값에 맞추는 단계; 및상기 판별값이 양수이면 상기 제 2 동기시점을 미러 정해진 간격만큼 이동시켜 상기 판별값을 상기 특정값에 맞추는 단계;를 포함하는 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
14 |
14
제 13 항에 있어서,상기 미리 정해진 간격은 1/12인 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|
15 |
15
제 13 항에 있어서,상기 제 2 동기시점에서 가장 가까운 이른 준오결정점과 가장 가까운 늦은 준오 결정점의 간격은 한 칩(chip)인 것을 특징으로 하는 모호성이 낮은 부호 추적 방법
|