1 |
1
적어도 하나의 버스를 포함하는 버스 시스템의 성능 분석 방법에 있어서,
버스 시스템에서 수행되는 데이터 송수신의 동작에 기초하여 상기 버스에서 수행되는 복수의 상태를 정의하는 단계; 및
상기 복수의 상태에 기초한 데이터의 송수신 과정에서 발생되는 복수의 케이스에 따른 조건을 정의하는 단계를 포함하고;
상기 복수의 상태 및 복수의 케이스의 조건에 관련된 사항들을 함수로 생성하고, 상기 함수를 알고리즘으로 구현하여 이루어지는 것을 특징으로 버스 시스템 성능 분석 방법
|
2 |
2
제 1 항에 있어서, 상기 복수의 상태는
마스터를 통한 버스 이용 요청이 발생하지 않아 버스의 동작이 없는 상태를 의미하는 초기 상태;
복수의 마스터 중 적어도 하나의 마스터에서 버스를 사용하고자 하는 경우의 상태를 의미하는 전송 준비 상태;
미리 설정된 버스 중재 방법을 이용하여 복수의 마스터 중에서 하나의 마스터에게 버스 이용권한을 할당하는 상태를 의미하는 버스 중재 상태; 및
실제로 데이터의 송수신 처리가 이루어지는 상태를 의미하는 전송 수행 상태를 포함하는 것을 특징으로 버스 시스템 성능 분석 방법
|
3 |
3
제 2 항에 있어서, 상기 버스 시스템이 복수의 버스를 포함하는 경우,
상기 복수의 상태는 서로 다른 버스 간의 데이터 송수신을 제어하는 브리지의 동작 상태를 의미하는 브리지 상태를 더 포함하고;
상기 브리지 상태는 상기 버스 중재 상태로부터 진입되어, 마스터로부터 데이터의 전송이 이루어지는 슬레이브가 접속된 버스의 이용 가능 여부를 확인하는 제 1 브리지 생태; 및
상기 전송 수행 상태로부터 진입되어, 상기 마스터로부터 상기 슬레이브가 접속된 버스로 데이터의 전송이 수행되는 제 2 브리지 상태를 포함하여 이루어지는 것을 특징으로 하는 버스 시스템 성능 분석 방법
|
4 |
4
제 1 항에 있어서,
적어도 하나의 버스에서 수행되는 데이터 송수신과 관련된 함수 및 상기 적어도 하나의 버스에서 수행되는 중재방법이 정의된 함수를 알고리즘으로 구현하여 이루어지는 것을 특징으로 하는 버스 시스템 성능 분석 방법
|
5 |
5
제 1 항에 있어서, 상기 복수의 케이스는,
모든 마스터의 아이들 사이클이 0 보다 큰 경우에 수행되는 제 1 케이스;
상기 모든 마스터 중에서 어느 하나의 마스터의 아이들 사이클이 0인 경우에 수행되는 제 2 케이스;
상기 버스의 동작 수행을 상기 버스 중재 상태로 진입시키는 제 3 케이스;
상기 버스의 동작 수행을 버스 중재 사이클 기간 동안 버스 중재 상태를 유지시키도록 수행되는 제 4 케이스;
상기 버스 중재 사이클 기간이 완료되면 상기 버스의 동작 수행을 상기 전송 수행 상태로 진입 시키는 제 5 케이스;
상기 버스를 이용하여 마스터와 슬레이브 간에 데이터의 송수신이 이루어지는 기간을 정의하는 제 6 케이스;
복수의 마스터 중에서 어느 하나의 마스터에서 버스 이용의 요청이 있는 경우에 상기 버스의 동작 수행을 상기 버스 중재 상태로 진입시키는 제 7 케이스;
모든 마스터들로부터 버스 이용 요청이 없고, 복수의 마스터들 중에서 어느 하나의 마스터의 아이들 사이클이 0인 경우에 상기 버스의 동작 수행을 상기 전송 준비 상태로 진입시키는 제 8 케이스; 및
모든 마스터들의 아이들 사이클이 0이 아닌 경우에 상기 버스의 동작 수행을 상기 초기 상태로 진입시키는 제 9 케이스를 포함하고;
상기 제 1 내지 제 9 케이스 각각의 조건과 관련된 사항들을 함수로 정의하고, 상기 함수를 알고리즘으로 구현하여 이루어지는 것을 특징으로 하는 버스 시스템 성능 분석 방법
|