| 1 |
1
H
|
| 2 |
2
제 1항에 있어서, 상기 플러시 유닛은, 현재의 심볼 길이(symbol_length) 및 마지막 심볼 디코딩까지 소비된 비트스트림 길이를 계산하기 위한 가산기(accumulator), 시프터(shifter) 및 레지스터를 포함하고, 상기 소비된 비트스트림의 길이가 32를 초과하면, 비트스트림 레지스터의 리뉴얼(renewal)을 위한 비트스트림 요청신호를 생성하는 부가적인 가산기를 더 포함하도록 구성되어, 상기 비트스트림 요청신호가 현재의 디코딩 처리에서 생성됨으로써, 상기 비트스트림 레지스터의 리뉴얼을 위해 추가적인 사이클을 요구하지 않고 리프레시된(refreshed) 비트스트림으로 디코딩 처리가 이루어지는 것을 특징으로 하는 H
|
| 3 |
3
제 1항에 있어서, 상기 정보 생성기는, 현재의 비트스트림을 leading_zeros + 1 만큼 천이(shifting) 시킴으로써 상기 서픽스 비트스트림을 생성하는 것을 특징으로 하는 H
|
| 4 |
4
제 1항에 있어서, 상기 coeff_token 0026# Tls_sign 디코더는, VLCTs 억세스를 위한 주소생성을 위해, suffix_len 디코딩을 행하는 단계 및 addr_gen 디코딩을 행하는 단계와, 상기 리딩 제로(leading_zero), 상기 서픽스 길이(suffix length) 및 LUTs의 디코드된 성분(decoded elements)으로 심볼 길이를 디코드하는 단계와, 트레일링 원(trailing ones)의 신호를 디코드하는 단계를 수행하도록 구성됨으로써, 총 계수(total coefficient), 트레일링 원(trailing ones) 및 트레일링 원의 신호를 디코드하는 것을 특징으로 하는 H
|
| 5 |
5
제 4항에 있어서, 상기 suffix_len 디코딩을 행하는 단계는, coeff_token 심볼의 서픽스 길이를 논리 연산으로 디코드하며, 상기 논리 연산은 이하의 [수학식 1] 내지 [수학식 3]을 이용하여 이루어지는 것을 특징으로 하는 H
|
| 6 |
6
제 4항에 있어서, 상기 addr_gen 디코딩을 행하는 단계는, 이전 단계에서 얻어진 리딩 제로의 수, 서픽스 비트스트림(info) 및 서픽스 길이를 이용하여 상기 LUT 억세스를 위한 주소를 디코드하고, VLCT0, VLCT1, VLCT2 및 크로마 DC에 대한 주소 디코딩은 이하의 [수학식 4] 내지 [수학식 7]에 나타낸 바와 같은 연산을 통하여 이루어지고, 디코드된 주소는 상기 suffix_len 디코딩을 행하는 단계에서 디코드된 서픽스 길이에 따라 조정되는(adjusted) 것을 특징으로 하는 H
|
| 7 |
7
제 6항에 있어서, 상기 addr_gen 디코딩을 행하는 단계는, 상기 suffix_len이 3이면, 서픽스 비트스트림(info[0])의 MSB 비트는 반전되고, 그 후 최종 주소를 만들기 위해 주소값과 더해지며, 그렇지 않으면, 상기 [수학식 4] 내지 상기 [수학식 7]에서 얻어진 주소값이 최종 주소값이 되도록 구성된 것을 특징으로 하는 H
|
| 8 |
8
제 7항에 있어서, 상기 복호화기는, 4개의 룩업 테이블(look-up table)에 4개의 VLCTs를 저장하고, 상기 룩업 테이블은, Tc와 Tls로 구성되는 4개의 성분이 일렬로(in a row) 삽입되며, 주소로 디코드된 성분들 사이에서 coeff_token(Tc 및 Tls)이 서픽스 비트스트림(info)으로 최종 결정되는 것을 특징으로 하는 H
|
| 9 |
9
제 8항에 있어서, 상기 서픽스 비트스트림은, 일렬로 삽입된 4개의 성분 중에서 하나를 선택하도록 하는 서브어드레스(sub-address)를 위해 사용되고, 상기 sub_addr는 상기 suffix_len의 값에 의존하는 서픽스 비트스트림 중에서 선택되도록 구성되어, 상기 suffix_len가 3이면 상기 정보 생성기에서 생성된 상기 서픽스 비트스트림의 제 2 및 제 3 비트(info[1:2])가 sub_addr로서 선택되고, 그렇지 않으면, 제 1 및 제 2 비트(info[0:1])가 sub_addr로서 선택되는 것을 특징으로 하는 H
|
| 10 |
10
제 9항에 있어서, 유효한(valid) 서픽스 비트스트림 길이가 2보다 짧으면, 유효하지 않은 서픽스 비트스트림에 상관없이 올바른 성분(correct element)을 디코드하기 위해 인접하는 성분이 복사되도록(copied) 구성되어, 상기 suffix_len가 3이면, 8개의 성분이 상기 룩업 테이블의 2개의 연속하는 열(consecutive row)에 저장되는 것을 특징으로 하는 H
|
| 11 |
11
제 4항에 있어서, 상기 심볼 길이를 디코드하는 단계는, LUTs에 억세스 할 때 총 계수의 수와 트레일링 원의 수를 선택하기 위해 사용되는 4개의 성분이 addr로서 얻어지고, 유효한 서픽스 길이를 찾기 위해, sub_addr 값이 ''10'' 및 ''01''인 2개의 원소를 비교하거나, 또는, sub_addr의 제 1 비트(sub_addr[0])가 ''1''일 때 sub_addr가 ''11'' 및 ''10''인 상위 2개의 원소(upper two elements)를 비교하거나, 아니면, 두 번째 비교에 대하여 하위의(lower) 2개의 원소가 이용되고, 선택된 2개의 값이 동일하면 비교결과는 ''1''이며, 선택된 2개의 값이 다르면 비교 결과는 ''0''으로 하여, 이하의 [수학식 8]에 compare0 및compare1로서 이용함으로써 상기 심볼 길이를 디코드하는 것을 특징으로 하는 H
|
| 12 |
12
제 11항에 있어서, 불규칙한(irregular) 심볼(nC = -1
|
| 13 |
13
제 1항에 있어서, 상기 total_zeros 디코더는, 상기 coeff_token 디코더에서 LTUs를 위해 사용된 것과 동일한 방식으로 설계된 LTUs를 가지고, 심볼 길이 디코딩 방법으로 디코드 될 수 없는 제로 시퀀스 심볼(zero sequence symbol)에 대하여, 이하의 [수학식 10]을 이용하여 주소 디코딩 전에 제로 시퀀스의 최대 길이를 계산하며, [수학식 10] (여기서, i는 Tc/8이고, i가 1일 때 k는 Tc-6이며, 아니면 k는 Tc이다
|
| 14 |
14
제 1항에 있어서, 상기 멀티 심볼 run before 디코더는, 3개의 run_before 디코더와, 각각의 상기 run_before 디코더의 동작을 제어하는 run_before 컨트롤러(controller)를 포함하여 구성되며, 상기 run before 디코더는, 3개의 가산기(adder)와 3개의 2 입력(2-input) MUX를 대체하는 5개의 게이트를 포함하여 구성되고, run before 디코딩은, zeroLeft = (1, 2)인 경우, zeroLeft = (3, 4, 5)인 경우, zeroLeft = 6인 경우 및 zeroLeft 003e# 6인 네 가지 경우에 대하여, 이하의 [수학식 13] 내지 [수학식 16]을 이용하여 수행되는 것을 특징으로 하는 H
|
| 15 |
15
제 14항에 있어서, 각각의 상기 run before 디코더는, 상기 run_before 컨트롤러에 의해 이전의 zeroLeft가 zero보다 크고 run before 실행(execution)의 수가 Tc-1보다 작을 때 실행되며, 두 번째 및 세 번째 run_before 디코더에 대한 디코딩 연산은 이하의 [수학식 17]을 이용하여 수행됨으로써, 2번째(2nd) run_before decoder에 입력되는 심볼은, 첫 번째(1st) run_before 심볼 길이 디코딩이 심볼 디코딩(symbol decoding) 과정과 동시에 이루어지므로, 2개의 run_before 심볼에 대하여는 100% 정확도를 가지고 디코딩이 가능하며, 남아 있는 run_before 심볼이 있을 경우, 잔여 동작(redundant operation)이 없이 최소 2개 이상의 디코딩을 수행할 수 있도록 구성된 것을 특징으로 하는 H
|
