1 |
1
생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 회로 구성에 있어서,변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 2쌍의 비교기로 각각 정위상과 역위상의 디지털 신호로 변환하는 디지털 변환부;상기 하측대역의 정위상과 역위상 디지털 신호를 지연시키는 신호 지연부;상기 상측대역과 지연된 하측대역의 정위상과 역위상의 디지털 신호들의 위상 변화를 감지하는 위상 감지부;상기 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성하는 제1 클럭부;상기 지연된 하측대역의 정위상 디지털 신호를 입력하고 상기 심볼엣지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와, 상기 지연된 하측대역의 정위상 디지털 신호를 이용하여 캐리어 주파수 성분을 복원하는 캐리어 복원부;상기 캐리어 주파수 성분과 상기 심볼엣지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 제2 클럭부; 및상기 1차 동기 신호를 상기 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 데이터 복조부를 포함하고,상기 디지털 변환부는,상기 차동 신호를 상측대역으로 분리하는 HPPF(High-pass Pre-Filter);상기 HPPF로 분리된 상측대역을 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 1쌍의 제1 비교기;상기 차동 신호를 하측대역으로 분리하는 LPPF(Low-pass Pre-Filter); 및상기 LPPF로 분리된 하측대역을 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 1쌍의 제2 비교기를 포함하고,상기 신호 지연부는,상기 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 기설정된 위상만큼 지연시키는 지연 회로를 포함하고,상기 1쌍의 제2 비교기는 상기 상측대역의 정위상과 역위상 디지털 신호보다 위상이 π/2만큼 지연된 상기 하측대역의 정위상과 역위상 디지털 신호를 상기 지연 회로로 출력하고,상기 지연 회로는 상기 1쌍의 제2 비교기에서 출력된 상기 하측대역의 정위상과 역위상 디지털 신호의 위상을 π/2만큼 더 지연시켜 상기 상측대역의 정위상과 역위상 디지털 신호와 π만큼의 위상 차가 나는 상기 하측대역의 정위상과 역위상 디지털 신호를 출력하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제1항에 있어서,상기 위상 감지부는 두 개의 Exclusive-NOR를 포함하며,상기 두 개의 Exclusive-NOR 중 하나는 상기 상측대역과 지연된 하측대역의 정위상 디지털 신호에 대해 위상 변화를 감지하고, 다른 하나의 Exclusive-NOR는 상기 상측대역과 지연된 하측대역의 역위상 디지털 신호에 대해 위상 변화를 감지하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
5 |
5
제1항에 있어서,상기 제1 클럭부는AND 게이트와 디글리치(Deglitch) 필터를 포함하고,상기 AND 게이트는 상기 정위상 디지털 신호의 위상 변화를 감지한 신호와 상기 역위상 디지털 신호의 위상 변화를 감지한 신호를 입력 받아 대부분의 글리치를 제거하며,상기 디글리치 필터는 위상 변화가 나타나는 시점에서 상기 심볼엣지 신호를 생성하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
6 |
6
제1항에 있어서,상기 캐리어 복원부는 D 플립플롭과 Exclusive-OR를 포함하여 구성되며,상기 D 플립플롭의 데이터 입력에 상기 지연된 하측대역의 정위상측 디지털 신호를 입력하고, 클럭에 상기 심볼엣지 신호를 입력함으로써 상기 1차 동기 신호를 생성하고,상기 Exclusive-OR에 상기 1차 동기 신호와 상기 지연된 하측대역의 정위상측 디지털 신호를 입력하여 캐리어 주파수 성분을 복원하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
7 |
7
제1항에 있어서,상기 제2 클럭부는 카운터를 포함하고,상기 카운터는 연속적으로 같은 데이터를 구분하기 위해 상기 캐리어 주파수 성분 신호를 클럭으로 사용하며 상기 심볼엣지 신호를 리셋 신호로 이용하여 데이터를 동기화하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
8 |
8
제1항에 있어서,상기 데이터 복조부는 D 플립플롭을 포함하며,상기 D 플립플롭의 데이터 입력으로 상기 1차 동기 신호를 입력하고, 클럭에 상기 데이터 클럭을 입력하며,상기 D 플립플롭의 출력으로 상기 복조된 디지털 데이터 신호가 생성되는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 회로
|
9 |
9
생체 이식용 저전력 비동기식 고속 이산 위상 편이 복조 방법에 있어서,변조된 차동 신호를 상측대역과 하측대역으로 분리한 신호를 각각 정위상과 역위상의 디지털 신호로 변환하는 단계;상기 하측대역의 정위상과 역위상 디지털 신호를 지연시키는 단계;상기 상측대역과 지연된 하측대역의 정위상과 역위상 디지털 신호의 위상 변화를 감지하는 단계;상기 디지털 신호 위상 변화가 나타나는 시점에서 발생하는 펄스 신호를 이용하여 데이터 검출을 위한 검출 클럭으로 사용되는 심볼엣지 신호를 생성하는 단계;상기 지연된 하측대역의 정위상 디지털 신호를 입력하고 상기 심볼엣지 신호를 클럭으로 입력하여 1차 동기화된 1차 동기 신호와, 상기 지연된 하측대역의 정위상 디지털 신호를 이용하여 캐리어 주파수 성분을 복원하는 단계;상기 캐리어 주파수 성분과 상기 심볼엣지 신호를 이용하여 데이터를 동기화하는 데이터 클럭을 발생하는 단계; 및상기 1차 동기된 디지털 데이터 신호를 상기 데이터 클럭으로 동기화하여 디지털 데이터를 복조하는 단계를 포함하고,상기 변환하는 단계는,상기 차동 신호를 HPPF(High-pass Pre-Filter)에 의해 상측대역으로 분리하는 단계;상기 HPPF로 분리된 상측대역을 1쌍의 제1 비교기에 의해 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 단계;상기 차동 신호를 LPPF(Low-pass Pre-Filter)에 의해 하측대역으로 분리하는 단계; 및상기 LPPF로 분리된 하측대역을 1쌍의 제2 비교기에 의해 디지털 신호로 변환하되, 각각 정위상 디지털 신호와 역위상 디지털 신호로 변환하는 단계를 포함하고,상기 지연시키는 단계는,상기 1쌍의 제2 비교기의 출력단과 연결된 지연회로에 의해 상기 하측대역의 정위상 디지털 신호와 역위상 디지털 신호를 기설정된 위상만큼 지연시키고,상기 1쌍의 제2 비교기는 상기 상측대역의 정위상과 역위상 디지털 신호보다 위상이 π/2만큼 지연된 상기 하측대역의 정위상과 역위상 디지털 신호를 상기 지연 회로로 출력하고,상기 지연 회로는 상기 1쌍의 제2 비교기에서 출력된 상기 하측대역의 정위상과 역위상 디지털 신호의 위상을 π/2만큼 더 지연시켜 상기 상측대역의 정위상과 역위상 디지털 신호와 π만큼의 위상 차가 나는 상기 하측대역의 정위상과 역위상 디지털 신호를 출력하는 것을 특징으로 하는 비동기식 고속 이산 위상 편이 복조 방법
|