| 1 |
1
입력받은 발진 전압의 크기에 비례하는 주파수를 가지는 발진 클럭을 생성하기 위한 전압 제어 발진기;상기 발진 전압을 조절하기 위한 조절 전류를 생성하는 전하 펌프; 상기 제1 조절 전류를 로우 패스 대역 필터링시켜 상기 전압 제어 발진기로 전달하기 위한 루프 필터;상기 발진 클럭이 소정의 목표 주파수에 도달하였는가를 판단하여, 그에 따라 상기 제1 조절 전류의 출력을 제어하는 주파수 검출기; 및상기 발진 클럭이 상기 목표 주파수에 도달한 정도에 따라, 상기 루프 필터의 대역폭을 조절하기 위한 락/프리락 검출기를 포함하되, 상기 루프 필터는, 일측이 상기 전하 펌프의 출력단과 연결되어 전달함수의 실수부를 결정하는 필터 저항;상기 필터 저항의 타측과 접지단 사이에 연결되어 상기 전달함수의 기본 극점을 결정하는 디폴트 폴 커패시터;상기 전하 펌프의 출력단과 상기 접지단 사이에 연결되어 상기 전달함수의 기본 제로점을 결정하는 디폴트 제로 커패시터;상기 필터 저항과 상기 접지단 사이에 연결되어 상기 디폴트 폴 커패시터와 병렬 접속된 형태를 이루며, 상기 루프 필터의 대역폭을 조절하는 적어도 하나 이상의 부가 폴 커패시터; 상기 전하 펌프의 출력단과 상기 접지단 사이에 연결되어 상기 디폴트 제로 커패시터와 병렬 접속된 형태를 이루며, 상기 루프 필터의 대역폭을 조절하는 적어도 하나 이상의 부가 제로 커패시터;상기 락/프리락 검출기의 프리락 신호에 응답하여 상기 디폴트 폴 커패시터와 상기 부가 폴 커패시터의 병렬 연결을 제어하는 적어도 하나 이상의 폴 제어 스위치;상기 락/프리락 검출기의 프리락 신호에 응답하여 상기 디폴트 제로 커패시터와 상기 부가 제로 커패시터의 병렬 연결을 제어하는 적어도 하나 이상의 제로 제어 스위치; 및상기 부가 폴 커패시터 중 상기 디폴트 폴 커패시터와 연결되지 않은 것에 상기 디폴트 폴 커패시터와 동일한 레벨의 전위를 인가하고, 상기 부가 제로 커패시터 중 상기 디폴트 제로 커패시터와 연결되지 않은 것에 상기 디폴트 제로 커패시터와 동일한 레벨의 전위를 인가하는 전위 유지부를 포함하는 PLL 회로
|
| 2 |
2
제1항에 있어서, 상기 주파수 검출기는,상기 발진 신호를 소정 배수 분주한 분주 신호를 생성하기 위한 분주기; 및소정의 레퍼런스 클럭을 입력받아 상기 분주 신호의 주파수 일치 여부를 판단하여 그 결과에 따른 제1 전하 펌프 제어 신호를 출력하는 주파수-위상 검출기를 포함하는 PLL 회로
|
| 3 |
3
제1항에 있어서, 상기 락/프리락 검출기는,상기 발진 클럭이 상기 목표 주파수에 근접한 락 시점을 검출하는 락 검출기; 및상기 락 시점을 소정 시간전에 미리 예측하기 위한 프리락 검출기를 포함하는 PLL 회로
|
| 4 |
4
제3항에 있어서, 상기 프리락 검출기는,상기 발진 클럭이 상기 목표 주파수보다 낮은 소정의 프리락 목표 주파수에 근접한가 여부를 판단하는 구성을 가지는 PLL 회로
|
| 5 |
5
제4항에 있어서, 상기 프리락 검출기는,상기 레퍼런스 클럭을 M분주한 분주 레퍼런스 클럭을 생성하기 위한 M분주기;상기 분주 레퍼런스 클럭의 1주기 또는 반주기 동안에 발생하는 상기 발진 클럭의 개수를 카운트하는 발진 클럭 카운터부;상기 발진 클럭 카운터부의 카운트 회수에 따라 프리락 여부를 판단하는 프리락 판정기를 포함하는 PLL 회로
|
| 6 |
6
제5항에 있어서, 상기 발진 클럭 카운터부는,상기 분주 레퍼런스 클럭과 상기 발진 클럭을 동기화시키기 위한 동기화 플립플롭; 상기 동기화 플립플롭의 출력 신호의 에지를 검출하기 위한 에지 검출기; 및상기 에지 검출기의 에지 검출에 따라 초기화되며, 상기 발진 클럭을 카운트 하는 발진 클럭 카운터;를 포함하는 PLL 회로
|
| 7 |
7
제6항에 있어서, 상기 프리락 판정기는,상기 에지 검출기의 에지 검출 신호 및 상기 발진 클럭 카운터의 카운트 신호를 입력받는 PLL 회로
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
제1항에 있어서, 상기 전위 유지부는 동일 전위로 유지시키려는 두 노드 중 어느 한 노드의 전위를 입력받아, 다른 노드로 출력하는 전압 버퍼인 PLL 회로
|
| 11 |
11
제1항에 있어서, 상기 전위 유지부는 동일 전위로 유지시키려는 두 노드의 전위를 입력받아, 그 우열에 따라 상기 부가 폴 또는 제로 커패시터에 대한 충전 전류를 단속하는 전압 비교기를 포함하는 PLL 회로
|
| 12 |
12
제1항에 있어서, 상기 전하펌프는, 상기 루프 필터와 연결이 단속되는 다수개의 전하펌프; 및 상기 락/프리락 검출기의 제어에 따라 각 전하펌프를 스위칭하기 위한 다수개의 스위치를 포함하는 PLL 회로
|
| 13 |
13
입력받은 발진 전압의 크기에 비례하는 주파수를 가지는 발진 클럭을 생성하기 위한 전압 제어 발진기와,상기 발진 전압을 조절하기 위한 제1 조절 전류를 생성하는 제1 전하 펌프와, 상기 제1 조절 전류를 로우 패스 대역 필터링시켜 상기 전압 제어 발진기로 전달하기 위한 루프 필터와,상기 발진 클럭이 소정의 목표 주파수에 도달하였는가를 판단하여, 그에 따라 상기 제1 조절 전류의 출력을 제어하는 제1 주파수 검출기를 포함하는 커스 루프;상기 전압 제어 발진기 및 루프 필터를 상기 커스 루프와 공유하며,상기 전압 제어 발진기의 발진 전압을 조절하기 위한 제2 조절 전류를 생성하여 상기 루프 필터로 출력하는 제2 전하 펌프와, 수신 데이터 신호의 주파수와 상기 발진 클럭의 주파수의 근접도에 따라 상기 제2 조절 전류의 출력을 제어하는 제2 주파수 검출기를 포함하는 파인 루프; 및상기 발진 클럭이 상기 커스 루프에서 상기 목표 주파수에 도달한 정도에 따라 활성화되는 루프를 선택하고, 상기 루프 필터의 대역폭을 조절하기 위한 락/프리락 검출기를 포함하되, 상기 루프 필터는, 일측이 상기 제1 전하 펌프의 출력단과 연결되어 전달함수의 실수부를 결정하는 필터 저항;상기 필터 저항의 타측과 접지단 사이에 연결되어 상기 전달함수의 기본 극점을 결정하는 디폴트 폴 커패시터;상기 제1 전하 펌프의 출력단과 상기 접지단 사이에 연결되어 상기 전달함수의 기본 제로점을 결정하는 디폴트 제로 커패시터;상기 필터 저항과 상기 접지단 사이에 연결되어 상기 디폴트 폴 커패시터와 병렬 접속된 형태를 이루며, 상기 루프 필터의 대역폭을 조절하는 적어도 하나 이상의 부가 폴 커패시터; 상기 제1 전하 펌프의 출력단과 상기 접지단 사이에 연결되어 상기 디폴트 제로 커패시터와 병렬 접속된 형태를 이루며, 상기 루프 필터의 대역폭을 조절하는 적어도 하나 이상의 부가 제로 커패시터;상기 락/프리락 검출기의 프리락 신호에 응답하여 상기 디폴트 폴 커패시터와 상기 부가 폴 커패시터의 병렬 연결을 제어하는 적어도 하나 이상의 폴 제어 스위치;상기 락/프리락 검출기의 프리락 신호에 응답하여 상기 디폴트 제로 커패시터와 상기 부가 제로 커패시터의 병렬 연결을 제어하는 적어도 하나 이상의 제로 제어 스위치; 및상기 부가 폴 커패시터 중 상기 디폴트 폴 커패시터와 연결되지 않은 것에 상기 디폴트 폴 커패시터와 동일한 레벨의 전위를 인가하고, 상기 부가 제로 커패시터 중 상기 디폴트 제로 커패시터와 연결되지 않은 것에 상기 디폴트 제로 커패시터와 동일한 레벨의 전위를 인가하는 전위 유지부를 포함하는 CDR 회로
|
| 14 |
14
제13항에 있어서, 상기 제2 주파수 검출기는,상기 발진 신호와 상기 수신 데이터 신호의 위상 일치 여부를 판단하여 그 전후관계에 따른 제2 전하 펌프 제어 신호를 출력하는 위상 검출기인 CDR 회로
|
| 15 |
15
제13항에 있어서, 상기 제1 주파수 검출기는,상기 발진 신호를 소정 배수 분주한 분주 신호를 생성하기 위한 분주기; 및소정의 레퍼런스 클럭을 입력받아 상기 분주 신호의 주파수 일치 여부를 판단하여 그 결과에 따른 제1 전하 펌프 제어 신호를 출력하는 주파수-위상 검출기를 포함하는 CDR 회로
|
| 16 |
16
제15항에 있어서, 상기 락/프리락 검출기는,상기 커스 루프에서 상기 파인 루프로 활성화 루프를 전환하는 시점이 되는, 상기 발진 클럭이 상기 목표 주파수에 근접한 시점을 검출하는 락 검출기; 및경과한 후 상기 상기 커스 루프에서 상기 파인 루프로 활성화 루프를 전환하는 시점을 미리 소정 시간전에 감지하기 위한 프리락 검출기를 포함하는 CDR 회로
|
| 17 |
17
제16항에 있어서, 상기 프리락 검출기는,상기 발진 클럭이 상기 목표 주파수보다 낮은 소정의 프리락 목표 주파수에 근접한가 여부를 판단하는 구성을 가지는 CDR 회로
|
| 18 |
18
제17항에 있어서, 상기 프리락 검출기는,상기 레퍼런스 클럭을 M분주한 분주 레퍼런스 클럭을 생성하기 위한 M분주기;상기 분주 레퍼런스 클럭의 1주기 또는 반주기 동안에 발생하는 상기 발진 클럭의 개수를 카운트하는 발진 클럭 카운터부;상기 발진 클럭 카운터부의 카운트 회수에 따라 프리락 여부를 판단하는 프리락 판정기를 포함하는 CDR 회로
|
| 19 |
19
제18항에 있어서, 상기 발진 클럭 카운터부는,상기 분주 레퍼런스 클럭과 상기 발진 클럭을 동기화시키기 위한 동기화 플립플롭; 상기 동기화 플립플롭의 출력 신호의 에지를 검출하기 위한 에지 검출기; 및상기 에지 검출기의 에지 검출에 따라 초기화되며, 상기 발진 클럭을 카운트 하는 발진 클럭 카운터를 포함하는 CDR 회로
|
| 20 |
20
제19항에 있어서, 상기 프리락 판정기는,상기 에지 검출기의 에지 검출 신호 및 상기 발진 클럭 카운터의 카운트 신호를 입력받는 CDR 회로
|
| 21 |
21
제16항에 있어서, 상기 락 검출기는,소정기간 상기 주파수 위상 검출기의 출력 신호의 평균으로서 락 여부를 검출하는 CDR 회로
|
| 22 |
22
삭제
|
| 23 |
23
삭제
|
| 24 |
24
제13항에 있어서, 상기 전위 유지부는 동일 전위로 유지시키려는 두 노드 중 어느 한 노드의 전위를 입력받아, 다른 노드로 출력하는 전압 버퍼인 CDR 회로
|
| 25 |
25
제13항에 있어서, 상기 전위 유지부는 동일 전위로 유지시키려는 두 노드의 전위를 입력받아, 그 우열에 따라 상기 부가 폴/제로 커패시터에 대한 충전 전류를 단속하는 전압 비교기인 CDR 회로
|
| 26 |
26
제13항에 있어서, 상기 제1 전하펌프는, 상기 루프 필터와 연결이 단속되는 다수개의 전하펌프; 및 상기 락/프리락 검출기의 제어에 따라 각 전하펌프를 스위칭하기 위한 다수개의 스위치를 포함하는 CDR 회로
|
