1 |
1
실리콘 지지대, 매몰 산화막과 단결정 실리콘층이 순차적으로 이루어진 SOI(Silicon on Insulator)기판의 단결정 실리콘층을 식각하여 각각 이격된 소스 영역과 드레인 영역을 형성하고, 상기 소스 및 드레인 영역과 각각 연결된 미세 선폭을 가지는 채널 영역을 형성하는 제 1 단계와; 상기 소스 영역, 채널 영역과 드레인 영역의 상부에 전자 또는 정공이 존재할 수 있는 유효 상태 농도보다 높은 농도로 이온 주입하여 채널 영역에 불순물을 주입하는 제 2 단계와; 상기 소스 영역, 채널 영역, 드레인 영역과 매몰 산화막의 상부에 제 1 절연막을 형성하고 식각하여 상기 소스영역, 채널 영역 및 드레인 영역의 측면에 측벽 스페이서를 형성하고, 상기 소스 영역, 채널 영역, 드레인 영역과 측벽 스페이서를 포함하는 전면에 제 2 절연막을 형성하여, 채널 영역 상부에 게이트 절연막을 형성하는 제 3 단계와; 상기 제 2 절연막의 상부를 포함하는 전면에 게이트 물질을 증착하고, 상기 증착된 게이트 물질을 식각하여 채널 영역과 수직한 방향으로 미세 선폭을 가지는 게이트를 형성하는 제 4 단계와; 상기 소스 영역과 드레인 영역에 상기 제 2 단계의 불순물과 반대의 극성의 불순물 이온을 주입하는 제 5 단계로 구성된 음미분 전도도를 갖는 반도체 소자의 제조방법
|
2 |
2
제 1 항에 있어서, 상기 제 2 단계의 불순물은 P형 불순물이고, 제 5 단계의 불순물은 N형 불순물인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
3 |
3
제 1 항에 있어서, 상기 제 2 단계의 불순물은 N형 불순물이고, 제 5 단계의 불순물은 P형 불순물인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
4 |
4
제 2 항 또는 제 3 항에 있어서, 상기 P 형 불순물은 B, BF2+와 In 중 선택된 어느 하나이고, 상기 N형 불순물은 As2+, As와 P 중 선택된 어느 하나인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
5 |
5
제 1 항에 있어서, 상기 제 1 단계에서 단결정 실리콘의 식각과 제 4 단계에서 게이트 물질의 식각은 전자선 묘화 방법 또는 측벽을 이용한 미세 패터닝 기술로 식각하는 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
6 |
6
제 1 항에 있어서, 상기 제 4 단계의 게이트 물질은 다결정 또는 비정질 실리콘인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
7 |
7
제 1 항에 있어서, 상기 제 4 단계와 제 5 단계의 사이에, 상기 소스 영역, 게이트, 드레인 영역과 매몰 산화막이 포함하는 전면을 덮도록 절연막을 형성하고, 상기 절연막을 식각하여, 게이트 측면에 측벽 스페이서를 형성하는 단계가 더 구비된 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
8 |
8
제 1 항에 있어서, 상기 절연막은 SiO2, SiN과 N2O 중 선택된 어느 하나 인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
9 |
9
실리콘 지지대, 매몰 산화막과 단결정 실리콘층이 순차적으로 이루어진 SOI(Silicon on Insulator)기판의 단결정 실리콘층을 식각하여 각각 이격된 소스 영역과 드레인 영역을 형성하고, 상기 소스 및 드레인 영역과 각각 연결된 미세 선폭을 가지는 채널 영역을 형성하는 제 1 단계와; 상기 소스 영역, 채널 영역과 드레인 영역의 상부에 전자 또는 정공이 존재할 수 있는 유효 상태 농도보다 높은 농도로 이온 주입하여 소스 및 드레인 영역에 불순물을 주입하는 제 2 단계와; 상기 소스 영역, 채널 영역, 드레인 영역과 매몰 산화막의 상부에 제 1 절연막을 형성하고 식각하여 상기 소스 영역, 채널 영역 및 드레인 영역의 측면에 측벽 스페이서를 형성하는 제 3 단계와; 상기 소스 영역, 채널 영역, 드레인 영역, 제 1 절연막으로 된 측벽 스페이서와 매몰 산화막의 상부를 포함하는 전면에 제 2 절연막을 증착하고, 상기 채널 영역과 수직한 방향으로 상기 제 2 절연막을 식각하여 상기 채널 영역을 노출시키는 제 4 단계와; 상기 제 2 단계의 불순물과 반대의 극성의 불순물 이온을 유효 상태 농도보다 높은 농도로 상기 채널 영역에 주입하는 제 5 단계와; 상기 채널 영역의 상부에 게이트 절연막을 형성하고, 상기 채널 영역과 게이트 절연막의 상부에 게이트 물질을 증착하여, 게이트를 형성하는 제 6 단계로 구성된 음미분 전도도를 갖는 반도체 소자의 제조방법
|
10 |
10
제 9 항에 있어서, 상기 제 6 단계에는, 게이트 물질을 증착한 후에, 증착된 게이트 물질을 평탄화시키는 공정이 포함된 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
11 |
11
제 10 항에 있어서, 상기 증착된 게이트 물질을 평탄화시키는 공정은 에치백(Etch-back) 공정 또는 CMP(Chemical Mechanical Polishing) 공정인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
12 |
12
제 9 항에 있어서, 상기 제 1과 2 절연막은 SiO2, SiN과 N2O 중 선택된 어느 하나 인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
13 |
13
제 9 항에 있어서, 상기 제 1 단계에서 단결정 실리콘의 식각과 제 6 단계에서 게이트 물질의 식각은 전자선 묘화 방법 또는 측벽을 이용한 미세 패터닝 기술로 식각하는 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|
14 |
14
제 9 항에 있어서, 상기 제 6 단계의 게이트 물질은 다결정 또는 비정질 실리콘인 것을 특징으로 하는 음미분 전도도를 갖는 반도체 소자의 제조방법
|