| 1 |
1
복수 개의 지연 셀(delay cell)을 체인 형태로 연결하여 구성한 디지털 제어 발진기에 있어서, 상기 지연 셀은 입력 단자 D 및 DB와 출력 단자 Q 및 QB를 구비하고, 상기 지연 셀은상기 입력 D를 게이트에 입력받아 출력 QB를 드레인 출력하는, PMOS 트랜지스터(130)와 NMOS 트랜지스터(120)으로 구성된 제1 인버터;상기 입력 DB를 게이트에 입력받아 출력 B를 드레인 출력하는, PMOS 트랜지스터(150)와 NMOS 트랜지스터(140)으로 구성된 제2 인버터;NMOS 트랜지스터 쌍(160, 170)과 PMOS 트랜지스터 쌍(180, 190)으로 차동 증폭 회로를 구성하되, 각각 NMOS 트랜지스터(160, 170)의 게이트는 상대 NMOS 트랜지스터(170, 160)의 드레인에 연결 접속하고, 각각 PMOS 트랜지스터(180, 190)의 게이트는 상대 PMOS 트랜지스터(190, 180)의 드레인에 연결 접속하고, NMOS 트랜지스터(160, 170)의 드레인 출력을 각각 Q 및 QB에 연결하여, 차동 증폭 회로의 출력Q는 제2 인버터의 출력과 연결하고, 출력 QB는 제1 인버터의 출력과 연결한 유사 차동 증폭 회로; 소스는 VDD 전원공급선과 연결되고 드레인은 PMOS 트랜지스터(180, 190)의 소스 사이를 연결하는 바이어스 PMOS 트랜지스터; 및소스는 GND 라인과 드레인은 NMOS 트랜지스터(160, 170)의 소스 사이를 연결하는 바이어스 NMOS 트랜지스터;상기 바이어스 PMOS 트랜지스터의 게이트에는 VTH(트랜지스터 문턱 전압)가 인가하고, 상기 바이어스 NMOS 트랜지스터의 게이트에는 VDD-VTH가 인가하는 전원 공급 회로를 포함하는 디지털 제어 발진기
|
| 2 |
2
제1항에 있어서, 상기 전원 공급회로는게이트와 드레인이 연결되어 접지된 PMOS 트랜지스터(101)의 소스에 저항을 연결하여 VDD에 연결하고 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고,게이트와 드레인이 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스에 저항을 연결하여 GND 접지하고 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기
|
| 3 |
3
제1항에 있어서, 상기 전원 공급회로는게이트에 DB를 연결하고, 드레인과 게이트가 연결되어 접지된 PMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 PMOS 트랜지스터의 게이트에 연결하여 VTH를 인가하고,게이트에 D를 인가하고, 드레인과 게이트가 연결되어 VDD에 연결한 NMOS 트랜지스터(101)의 소스 노드를 상기 바이어스 NMOS 트랜지스터의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기
|
| 4 |
4
제1항에 있어서, 상기 바이어스 PMOS 트랜지스터(201, 202)와 바이어스 NMOS 트랜지스터(111, 112)를 각각 두 개씩 병렬로 추가로 접속하고, 상기 전원 공급회로는NMOS 트랜지스터(103'')과 PMOS 트랜지스터(104'')의 게이트에 DB를 연결하고, NMOS 트랜지스터(103'')의 소스는 VDD에 연결하고, PMOS 트랜지스터(104'')의 소스는 GND에 연결하고, NMOS 트랜지스터(103'')과 PMOS 트랜지스터(104'')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 PMOS 트랜지스터(201, 202)의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 하나의 NMOS 트랜지스터(111, 112)의 게이트에 연결하여 VTH를 인가하고,NMOS 트랜지스터(102'')과 PMOS 트랜지스터(101'')의 게이트에 D를 연결하고, NMOS 트랜지스터(102'')의 소스는 VDD에 연결하고, PMOS 트랜지스터(101'')의 소스는 GND에 연결하고, NMOS 트랜지스터(102'')과 PMOS 트랜지스터(101'')의 드레인을 서로 묶어 그 출력을, 상기 두 개의 PMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나(202, 201)의 PMOS 트랜지스터의 게이트와 상기 두 개의 NMOS 트랜지스터로 구성된 바이어스 트랜지스터 중 다른 하나의 NMOS 트랜지스터(112, 111)의 게이트에 연결하여 VDD-VTH를 인가하는 것을 특징으로 하는 디지털 제어 발진기
|
