베이스 저항조정 사이리스터 제조공정에 있어서,

n 베이스층 영역의 일부까지 트렌치 식각하는 제1 단계;

상기 트렌치 식각된 영역에 폴리실리콘을 매립하여 게이트를 형성하는 제2 단계; 및

상기 게이트를 서로 교번하여 위치하는 제1 게이트 및 제2 게이트로 분리시키는 제3 단계를 포함하여 이루어지는 트렌치 이중게이트 베이스 저항조정 사이리스터 제조공정

제1 항에 있어서,

상기 제1 게이트와 제2 게이트는 손가락이 교차된 형태의 수평구조로 교번하여 위치하는 것을 특징으로 하는 트렌치 이중게이트 베이스 저항조정 사이리스터 제조공정

베이스 저항조정 사이리스터에 있어서,

제1 p형층의 상부에 n형 반도체가 에피택셜 성장되어 형성되는 제1 n형층;

상기 제1 n형층의 상부에 p형 이온이 확산되어 형성되는 제2 p형층;

상기 제2 p형층의 상부에 n형 이온이 확산되어 형성되는 제2 n형층;

상기 제1 n형층 영역의 일부까지 트렌치 식각한 영역에 폴리실리콘을 매립하여 형성되는 제1 게이트; 및

상기 제1 게이트와 함께 형성되며, 상기 제1 게이트와 교번하여 위치하는 제2 게이트를 포함하여 구성되는 트렌치 이중게이트 베이스 저항조정 사이리스터

제3 항에 있어서,

상기 제1 게이트와 제2 게이트는 손가락이 교차된 형태의 수평구조로 교번하여 위치하는 것을 특징으로 하는 트렌치 이중게이트 베이스 저항조정 사이리스터

제3 항에 있어서,

상기 제1 게이트는 온 게이트, 제2 게이트는 오프 게이트인 것을 특징으로 하는 것을 특징으로 하는 트렌치 이중게이트 베이스 저항조정 사이리스터

제5 항에 있어서,

상기 온 게이트에 양의 구동 펄스, 상기 오프 게이트에 음의 구동 펄스를 인가함으로써, 전류가 포화되는 것을 특징으로 하는 트렌치 이중게이트 베이스 저항조정 사이리스터