| 1 |
1
npnp 구조의 실리콘 기판 캐소드측 표면에 n+ 플로팅 에미터(Floating Emitter)와 p-베이스를 확산한 후, 산화막을 웨이퍼 전체에 증착한 다음 n+ 플로팅 에미터와 TFT의 드레인(Drain)을 접속하기 위한 컨택트 홀(contact hole)을 형성시키고, TFT의 접착기면(substrate)으로 사용될 폴리실리콘을 소스(Source)와 드레인(Drain) 및 n-채널(Channel)이 그 내부에 오도록 하여 증착시켜 열처리를 통해 결정(grain) 크기를 조절한 후, 폴리실리콘을 패턴하여 TFT에 사용되는 부분만을 남긴 다음 게이트 산화막을 폴리실리콘 위에 형성시켜 게이트로 사용될 두 번째 폴리실리콘을 증착시키고, 게이트 전극을 만들기 위한 폴리실리콘 식각을 한 후 TFT의 소스(source)와 드레인(drain)을 형성하기 위한 이온을 주입하여 이온의 활성화를 위한 열처리를 한 다음, 금속화 공정을 하여 캐소드를 형성시켜 제조함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 2 |
2
청구항 1 에 있어서, n+ 플로팅 에미터(Floating Emitter) 와 p-베이스의 확산시 붕소(B)를 p-베이스로, 비소(As)와 인(P)을 n+ 층을 만드는데 사용함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 3 |
3
청구항 1 에 있어서, 산화막 증착에 PECVD 방법을 적용함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 4 |
4
컨택트 홀(contact hole)의 폭이 최소한 다음에 증착될 폴리실리콘 두께의 2배 이상이 되도록 함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 5 |
5
청구항 1 또는 청구항 4 에 있어서, 콘택트 홀(contact hole)의 형성에 습식 및 건식 식각방식을 적용함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 6 |
6
청구항 1 에 있어서, 폴리실리콘의 증착시 LPCVD(Liquid Phase Chemical Vapor Deposition) 방법으로 SiH4 가스를 사용하여 400℃ 이하의 온도로 아몰퍼스 형태로 증착시킴을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 7 |
7
청구항 1 에 있어서, 폴리실리콘을 TFT에 사용되는 부분만 남도록 패턴할 때 습식 및 건식 식각법을 적용함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 8 |
8
청구항 1 또는 청구항 7 에 있어서, 건식식각을 하는 경우 염소(Cl) 또는 플루오르(F) 계열의 가스를 사용함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 9 |
9
청구항 1 에 있어서, 두 번째 폴리실리콘을 증착시킬 때 POCl3 등을 확산시켜 게이트 저항을 줄여 최소화 함을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)의 제조방법
|
| 10 |
10
npnp형 기본구조를 가진 실리콘 기판과, 상기 실리콘 기판 상의 캐소드측 실리콘 표면에 확산한 n+ 플로팅 에미터층 및 p-베이스층과, 상기 실리콘 기판 표면에 형성한 제 1 MOSFET과, 상기 n+ 플로팅 에미터층 및 p-베이스층에 이온주입을 위한 컨텍트 홀을 가진 웨이퍼 전체에 증착한 산화막과, 그 내부에 소스(source)와 드레인(drain) 및 채널을 가지도록 상기 산화막 위에 제 1 폴리실리콘을 증착한 후 패턴한 제 2 MOSFET과, 제 2 MOSFET 위에 형성한 게이트 산화막과, 상기 게이트 산화막 위에 증착한 게이트로 사용되기 위한 제 2 폴리실리콘층을 형성한 후 패턴한 TFT와, 음극 형성을 위해 금속공정한 게이트 전극으로 이루어진 것을 특징으로 하는 DPEST(Double Polysilicon Emitter-Switched Thyristor)
|
