1 |
1
실리콘 카바이드 반도체 소자의 전극이 동일 평면상에 있지 않고, 요철(또는 메사구조물)의 상부와 하부에 각각 전극이 형성되어야 하는 구조를 가지는 실리콘 카바이드 반도체 소자의 제작방법에 있어서,
절연막의 전면 형성과 비등방성 식각공정을 조합하여 요철(또는 메사구조물)의 측면에 스페이서 절연막을 형성하고, 소정의 금속막을 전면에 형성한 후 열처리 공정을 거쳐 실리콘 카바이드를 비롯한 반도체물질이 노출된 요철(또는 메사구조물)의 상부와 하부에 동시에 전극을 형성하고, 이후 습식식각 또는 건식식각 공정을 이용하여 상기 스페이서 절연막 위에 남아있는 금속막을 선택적으로 제거함을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|
2 |
2
제 1항에 있어서, 상기 실리콘 카바이드 반도체 소자는 접합전계효과 트랜지스터(Junction Field Effect Transistor : JFET)임을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|
3 |
3
제 1항에 있어서, 상기 실리콘 카바이드 반도체 소자는 금속-절연막 전계효과 트랜지스터(Metal-Insulator Field Effect Transistor : MISFET)임을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|
4 |
4
제 1항에 있어서, 상기 실리콘 카바이드 반도체 소자는 정전유도 트랜지스터(Static Induction Transistor : SIT)임을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|
5 |
5
제 1항에 있어서, 상기 실리콘 카바이드 반도체 소자는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor : BJT)임을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|
6 |
6
제 1항에 있어서, 니켈, 티타늄, 텅스텐, 크롬, 플래티늄, 탄탈륨, 코발트, 알루미늄 중 어느 하나 및 둘 이상의 조합을 전극형성을 위한 금속막으로 사용함을 특징으로 하는 실리콘 카바이드 반도체 소자의 제작 방법
|