| 1 |
1
전압선, 중성선, 및 접지선으로 과도 전압의 입력을 방지하는 서지보호기에 있어서,
서로 반대 방향으로 연결된 제1 싸이리스터와 제2 싸이리스터를 이용하여 상기 전압선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제1서지보호 회로; 및
서로 반대 방향으로 연결된 제3 싸이리스터와 제4 싸이리스터를 이용하여 상기 중성선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제2서지보호 회로를 포함하고,
상기 제1서지보호 회로 및 상기 제2서지보호 회로는, 파두장 5ns 및 파미장 50ns의 4kV 이내의 펄스파에 대하여 비활성화되는 것을 특징으로 하는 서지보호기
|
| 2 |
2
전압선, 중성선, 및 접지선으로 과도 전압의 입력을 방지하는 서지보호기에 있어서,
서로 반대 방향으로 연결된 제1 싸이리스터와 제2 싸이리스터를 이용하여 상기 전압선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제1서지보호 회로; 및 서로 반대 방향으로 연결된 제3 싸이리스터와 제4 싸이리스터를 이용하여 상기 중성선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제2서지보호 회로를 포함하고,
상기 제1서지보호 회로는, 상기 전압선과 상기 제1 싸이리스터의 게이트 단자 사이에 직렬 연결된 제1 커패시터와 제1 저항; 상기 제1 싸이리스터의 캐소드 전극과 상기 제2 싸이리스터의 애노드 전극이 연결된 제1 접점과 상기 제1 싸이리스터의 게이트 단자 사이에 병렬 연결된 제2 커패시터와 제1 인덕터; 상기 제1 접점과 상기 제2 싸이리스터의 게이트 단자 사이에 직렬 연결된 제3 커패시터와 제2 저항; 상기 전압선과 상기 제2 싸이리스터의 게이트 단자 사이에 병렬 연결된 제4 커패시터와 제2 인덕터; 및 상기 제1 접점과 상기 접지선 사이에 연결된 제3 저항을 포함하고,
상기 제2서지보호 회로는, 상기 중성선과 상기 제3 싸이리스터의 게이트 단자 사이에 직렬 연결된 제5 커패시터와 제4 저항; 상기 제3 싸이리스터의 캐소드 전극과 상기 제4 싸이리스터의 애노드 전극이 연결된 제2 접점과 상기 제3 싸이리스터의 게이트 단자 사이에 병렬 연결된 제6 커패시터와 제3 인덕터; 상기 제2 접점과 상기 제4 싸이리스터의 게이트 단자 사이에 직렬 연결된 제7 커패시터와 제5 저항; 상기 중성선과 상기 제4 싸이리스터의 게이트 단자 사이에 병렬 연결된 제8 커패시터와 제4 인덕터; 및 상기 제2 접점과 상기 접지선 사이에 연결된 제6 저항을 포함하는 것을 특징으로 하는 서지보호기
|
| 3 |
3
전압선, 중성선, 및 접지선으로 과도 전압의 입력을 방지하는 서지보호기에 있어서,
서로 반대 방향으로 연결된 제1 싸이리스터와 제2 싸이리스터를 이용하여 상기 전압선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제1서지보호 회로; 및
서로 반대 방향으로 연결된 제3 싸이리스터와 제4 싸이리스터를 이용하여 상기 중성선과 상기 접지선 사이의 과도 전압의 입력을 방지하기 위한 제2서지보호 회로를 포함하고,
상기 제1서지보호 회로 및 상기 제2서지보호 회로의 제한 전압은 파두장 1
|
| 4 |
4
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 싸이리스터, 상기 제2 싸이리스터, 상기 제3 싸이리스터, 및 상기 제4 싸이리스터는 SCR인 것을 특징으로 하는 서지보호기
|
| 5 |
5
삭제
|
| 6 |
6
제1항 내지 제3항 중 어느 한 항에 있어서,
전압선 인입부에 제1 인덕터의 일측 단자를 연결하고 상기 제1서지보호 회로의 상기 전압선에 상기 제1 인덕터의 타측 단자를 연결하며,
중성선 인입부에 제2 인덕터의 일측 단자를 연결하고 상기 제2서지보호 회로의 상기 중성선에 상기 제2 인덕터의 타측 단자를 연결한 것을 특징으로 하는 서지보호기
|
| 7 |
7
제6항에 있어서,
상기 전압선 인입부와 상기 중성선 인입부 사이에 연결된 제1 MOV;
상기 전압선 인입부와 상기 접지선 사이에 연결된 제2 MOV; 및
상기 중성선 인입부와 상기 접지선 사이에 연결된 제3 MOV
를 더 포함하는 것을 특징으로 하는 서지보호기
|
