| 1 |
1
전기이중층 커패시터의 전극에 사용되어지는 도전재로서 그래핀을 분산시켜 시트 전극을 제조하는데 있어서,활성탄, PTFE(PolyTetraFluoroEthylene), 상기 그래핀을 혼합한 혼합물을 반죽하여 페이스트를 제조하는 단계; 및상기 페이스트를 압연하여 시트를 제조하는 단계;를 포함하는 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 2 |
2
제1항에 있어서, 상기 혼합물은, 상기 활성탄, 상기 PTFE 및 상기 그래핀의 중량비가 85 내지 92 : 5 내지 10 : 1 내지 10인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 3 |
3
제1항에 있어서, 상기 페이스트를 제조하는 단계는,상기 그래핀의 층간 두께가 0
|
| 4 |
4
제1항에 있어서, 상기 그래핀의 비표면적이 20 내지 2,000 m2/g인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 5 |
5
활성탄, PTFE, 도전재와 그래핀의 혼합물을 반죽하여 페이스트를 제조하는 단계; 및상기 페이스트를 압연하여 시트를 제조하는 단계;를 포함하는 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 6 |
6
제5항에 있어서, 상기 페이스트를 제조하는 단계는,상기 그래핀의 층간 두께가 0
|
| 7 |
7
제5항에 있어서, 상기 시트를 도전성 접착제를 이용하여 소정의 금속 호일에 접착하는 단계;를 더 포함하는 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 8 |
8
제7항에 있어서, 상기 접착하는 단계는,상기 도전성 접착제를 상기 금속 호일에 2 내지 30 마이크로미터의 두께로 액상으로 피복하여 상기 시트를 접착하는 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 9 |
9
제7항에 있어서, 상기 금속 호일은,에칭 알루미늄 호일인 것을 특징으로 하는 그래핀을 포함하는 전기이중충 커패시터용 시트 전극 제조방법
|
| 10 |
10
제5항에 있어서, 상기 도전재는,아세틸렌 블랙, 케천 블랙, 카본 블랙, 천연흑연, 인조흑연, 구리, 니켈, 알루미늄, 은, 탄소 섬유, 금속 분말 또는 금속 섬유 등으로 이루어지는 군에서 하나 이상 선택되어 이루어진 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 11 |
11
제5항에 있어서, 상기 페이스트를 제조하는 단계는,상기 혼합물에 분산매를 더 혼합하고, 상기 혼합물과 상기 분산매를 혼합한 물질을 반죽하여 상기 페이스트를 제조하는 단계인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조 방법
|
| 12 |
12
제5항에 있어서, 상기 활성탄, 상기 PTFE, 상기 도전재 및 상기 그래핀의 중량비는 80 내지 92 : 2 내지 10 : 3 내지 10 : 1 내지 10인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 13 |
13
제5항에 있어서, 시트를 제조하는 단계는, 상기 페이스트를 압연 롤을 통해 압연하여 상기 시트의 두께를 감소시키는 것이되, 상기 압연에 따른 최종 시트의 두께는 50 내지 300 마이크로미터인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극 제조방법
|
| 14 |
14
전기이중층 커패시터의 전극에 사용되어지는 도전재로서 그래핀을 분산시켜 제조되는 시트 전극에 있어서,활성탄, PTFE(PolyTetraFluoroEthylene), 상기 그래핀을 혼합한 혼합물을 반죽하여 생성된 페이스트를 압연하여 이루어진 시트를 포함하되, 상기 혼합물은, 상기 활성탄, 상기 PTFE 및 상기 그래핀의 중량비가 85 내지 92 : 5 내지 10 : 1 내지 10인 것을 특징으로 하는 그래핀을 포함하는 전기이중층 커패시터용 시트 전극
|
