1 |
1
전력 검출 트랜지스터 및 이와 쌍을 이루는 더미(dummy) 트랜지스터,상기 전력 검출 트랜지스터 및 더미 트랜지스터의 게이트와 드레인 사이에 삽입되어 각 트랜지스터를 플라즈몬 검출 모드로 동작시키는 커패시터를 포함하는 전력 검출 모듈; 및상기 전력 검출 모듈의 후단에 연결되는 저잡음 증폭기(LNA)를 포함하여 구성되며,상기 전력 검출 모듈은 상호 분할배치(inter-digitized)되거나, 대칭(mirrored)된 구조의 레이아웃(layout)을 가지며,상기 전력 검출 모듈과 상기 저잡음 증폭기는 CMOS 공정으로 하나의 집적회로로 구성되는 것을 특징으로 하는 플라즈몬 전력 검출 소자
|
2 |
2
제1항에 있어서,상기 전력 검출 모듈과 상기 저잡음 증폭기는 인접하여 배치되어 신호선이 직접 연결(direct connection)되는 것을 특징으로 하는 플라즈몬 전력 검출 소자
|
3 |
3
제1항에 있어서,상기 저잡음 증폭기는 임계치 미만 영역(sub-threshold region)에서 동작하는 것을 특징으로 하는 플라즈몬 전력 검출 소자
|
4 |
4
제1항에 기재된 플라즈몬 전력 검출 소자; 및상기 전력 검출 소자의 후단에 연결되며 연산 증폭기(Op-amp)를 포함하는 신호 조정 블록(signal conditioning block)을 포함하여 구성되는 것을 특징으로 하는 플라즈몬 전력 검출 시스템
|
5 |
5
제4항에 있어,상기 플라즈몬 전력 검출 소자가 복수개 배열된 형태를 이루는 것을 특징으로 하는 플라즈몬 전력 검출 시스템
|
6 |
6
제4항에 있어,상기 신호 조정 블록의 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(ADC); 및상기 디지털 신호에 대한 신호 처리를 담당하는 디지털 신호 처리기(DSP)를 더 포함하여 구성되는 것을 특징으로 하는 플라즈몬 전력 검출 시스템
|
7 |
7
(a) 주어진 전력 검출 트랜지스터 및 더미 트랜지스터에 대하여,임계치 미만 영역(sub-threshold region)에서 동작하며 전력 검출 특성치를 가지는 제1 등가 트랜지스터와,임계치 미만 영역(sub-threshold region)에서 동작하며 채널 저항(channel resistance)과 증폭 특성치를 가지는 제2 등가 트랜지스터를 포함하는 등가 모델을 산정하는 단계; 및(b) 상기 등가 모델을 사용하여 플라즈몬 전력 검출 회로를 해석하는 단계를 포함하는 것을 특징으로 하는 플라즈몬 전력 검출 회로 해석 방법
|