| 1 |
1
트렌치 게이트 구조를 사용하는 탄화규소(SiC) UMOSFET 제조방법에 있어서, SiC 웨이퍼에 스크린 산화막과 트렌치 식각방지 하드마스크층을 형성하는 제 1단계와;트렌치가 형성될 부위를 포토레지스트로 정의하고, SiC 웨이퍼를 식각하여 트렌치를 형성한 후, 트렌치 내부 벽면에 게이트 절연막을 형성하는 제 2단계와;폴리실리콘과 금속막을 연달아 증착하여 트렌치 내부에 상기 폴리실리콘과 상기 금속막이 채워지도록 하는 제 3단계와;화학적 기계적 연마(Chemical Mechanical Polishing, CMP)로 상기 금속막과 폴리실리콘을 연마, 제거하여 평탄화를 하는 제 4단계와;SiC 웨이퍼 앞면에 소오스 컨택, 웨이퍼 뒷면에 드레인 전극을 형성하고 열처리를 실시하여 소오스 컨택, 드레인 전극에 오믹접합을 형성하면서 이와 동시에 트렌치 내부의 폴리실리콘과 금속의 반응을 유발, 폴리실리콘과 금속막의 접촉면에 실리사이드층을 형성하는 제 5단계와;트렌치 상부에 소오스-게이트 절연막을 형성하는 제 6단계; 그리고, 상기 SiC 웨이퍼 앞면에 형성되고, 상기 소오스-게이트 절연막에 의해 게이트 전극과 전기적으로 절연되도록 금속막을 증착하여 소오스 전극을 형성하는 제 7단계;를 포함하여 구성됨을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 2 |
2
제1항에 있어서, 상기 트렌치 식각방지 하드마스크층으로 실리콘 질화막(silicon nitride)을 사용하는 것을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 3 |
3
제1항에 있어서, 상기 제 1단계에서 형성한 트렌치 식각방지 하드마스크층을 제 4단계의 CMP 공정에서 CMP 중단층(stopping layer)으로 사용하는 것을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 4 |
4
제1항에 있어서, 상기 제 1단계에서 형성한 트렌치 식각방지 하드마스크가 제 2단계의 게이트 절연막 형성공정에서 트렌치 내부 벽면을 제외한 나머지 부분을 보호함으로써, 최종적으로 게이트 절연막이 트렌치 내부벽면을 제외한 나머지 부분에서는 최종 소자구조에 포함되지 않도록 하는 것을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 5 |
5
제1항에 있어서, 상기 게이트 절연막은 산화공정(oxidation)으로 형성된 실리콘 산화막(silicon dioxide)임을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 6 |
6
제1항에 있어서, 상기 게이트 절연막이 증착공정(deposition)으로 형성된 실리콘 산화막임을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 7 |
7
제1항에 있어서, 상기 제 3단계에서 형성되는 금속막이 Ni, Ti, W, Co, Ta, Pt 중 어느 하나임을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
| 8 |
8
제1항에 있어서, 상기 제 1단계에서 형성되는 스크린 산화막과 트렌치 식각방지 하드마스크층이 최종 소자구조에 포함되는 것을 특징으로 하는 낮은 게이트 저항을 갖는 SiC UMOSFET 제조방법
|
