| 1 |
1
파워 소모를 일정하게 하는 상보 논리 회로 장치에 있어서, 상호간에 상보적인 관계에 있는 제1 논리회로부와 제2 논리회로부를 포함하고, 상기 제1 논리회로부와 제2 논리회로부는 대칭적으로 구성되고,상기한 제1 논리회로부 및 제2 논리회로부는 각각 NMOS 트랜지스터 4개를 포함하고, 이들 4개의 NMOS 트랜지스터는 좌우 방향으로는 병렬로 연결되고, 상하 방향으로는 직렬로 연결되는 구성을 갖는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기한 제1 논리회로부와 제2 논리회로부는 4개의 방전 경로를 형성하고, 이들 4개의 방전 경로는 전체적으로 온-온(on-on), 온-오프(on-off), 오프-온, 오프-오프 되는 형태로 되어 이들을 통해 발생하는 파워 소모가 동일하게 되는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 장치
|
| 4 |
4
제1항에 있어서, 상기 제1 논리회로부와 제2 논리회로부는 AND/NAND 게이트 회로 형태로 이루어지는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 장치
|
| 5 |
5
제1항에 있어서, 상기 제1 논리회로부와 제2 논리회로부는 OR/NOR 게이트 회로 형태로 이루어지는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 장치
|
| 6 |
6
제1항에 있어서, 상기 제1 논리회로부와 제2 논리회로부는 XOR/XNOR 게이트 회로 형태로 이루어지는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 장치
|
| 7 |
7
파워 소모를 일정하게 하는 상보 논리 회로 구성 방법에 있어서, 상호간에 상보적인 관계에 있는 제1 논리회로부와 제2 논리회로부를 구성하는 단계; 및상기 제1 논리회로부와 제2 논리회로부를 대칭적으로 구성하는 단계를 포함하고,상기한 제1 논리회로부 및 제2 논리회로부는 각각 NMOS 트랜지스터 4개를 포함하고, 이들 4개의 NMOS 트랜지스터는 좌우 방향으로는 병렬로 연결되게 하고, 상하 방향으로는 직렬로 연결되게 하는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 구성 방법
|
| 8 |
8
삭제
|
| 9 |
9
제7항에 있어서, 상기한 제1 논리회로부와 제2 논리회로부는 4개의 방전 경로를 형성하고, 이들 4개의 방전 경로는 전체적으로 온-온(on-on), 온-오프(on-off), 오프-온, 오프-오프 되는 형태로 되어 이들을 통해 발생하는 파워 소모가 동일하게 되는 것을 특징으로 하는 파워 소모를 일정하게 하는 상보 논리 회로 구성 방법
|
