1 |
1
데이터와 외부 클럭신호 각각을 차신호쌍으로 출력하는 타이밍 콘트롤러;상기 외부 클럭신호보다 높은 주파수의 내부 클럭신호들을 발생하고 상기 내부 클럭신호들에 맞추어 상기 데이터를 샘플링하며, 상기 외부 클럭신호의 노이즈 구간을 검출하는 하나 이상의 소스 드라이브 IC들; 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 직렬로 연결하여 상기 데이터를 상기 소스 드라이브 IC들에 직렬 전송하는 데이터 배선쌍; 및 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 캐스캐이드 형태로 연결하여 상기 클럭신호를 상기 소스 드라이브 IC들에 전송하는 클럭신호 배선쌍을 구비하고, 상기 소스 드라이브 IC들 각각은, 상기 외부 클럭신호를 입력 받아 상기 외부 클럭신호의 지터를 저감시키는 PLL; 상기 PLL로부터 출력되는 클럭신호를 지연시켜 상기 데이터와 동기되는 기준 내부 클럭을 발생하는 제1 DLL; 상기 기준 내부 클럭을 지연시켜 상기 기준 내부 클럭의 한 주기 내에서 N(N은 상기 데이터의 비트 수×3) 등분된 내부 클럭신호들을 발생하는 제2 DLL; 상기 제2 DLL로부터 출력되는 내부 클럭신호들에 기초하여 상기 데이터를 샘플링하는 샘플러; 상기 PLL로 입력되기 전의 외부 클럭신호를 입력 받아 그 외부 클럭신호를 지연시켜 외부 클럭신호의 한 주기 내에서 균일하게 N 등분된 내부 클럭신호들을 발생하는 제3 DLL; 및 상기 제3 DLL로부터 출력되는 내부 클럭신호들에 기초하여 상기 외부 클럭신호의 노이즈 구간을 검출하는 ESD 검출기를 포함하는 것을 특징으로 하는 액정표시장치
|
2 |
2
제 1 항에 있어서, 상기 PLL로 입력되기 전의 외부 클럭신호는 상기 데이터의 전송 주파수보다 낮은 주파수의 노멀 클럭과, 상기 노멀 클럭의 주기보다 긴 주기를 갖는 스페셜 코드를 포함하고,상기 스페셜 코드는 상기 데이터에 앞서 상기 소스 드라이브 IC들로 전송되는 것을 특징으로 하는 액정표시장치
|
3 |
3
제 2 항에 있어서, 상기 소스 드라이브 IC들 각각은, 상기 제3 DLL로부터 출력되는 내부 클럭신호들에 기초하여 상기 스페셜 코드를 검출하는 스페셜 코드 검출기를 더 포함하는 것을 특징으로 하는 액정표시장치
|
4 |
4
제 3 항에 있어서, 상기 소스 드라이브 IC들 각각은, 상기 ESD 검출기의 출력과 상기 스페셜 코드 검출기의 출력을 논리곱 연산하는 AND 게이트; 상기 AND 게이트의 출력과 상기 액정표시장치의 전원이 턴-온될 때 발생되는 반전 파워 온 리셋 신호를 부정 논리합 연산하여 그 결과로 상기 제1 및 제2 DLL들을 리셋시키는 제1 NOR 게이트를 더 포함하는 것을 특징으로 하는 액정표시장치
|
5 |
5
제 4 항에 있어서, 상기 소스 드라이브 IC들 각각은, 상기 PLL로부터 출력되는 클럭신호를 카운트하는 카운터; 상기 카운터의 출력과 소정의 기준 시간을 비교하여 일정 시간 주기로 하이 논리의 출력을 반복적으로 발생하는 비교기; 상기 ESD 검출기의 반전 출력과 상기 비교기(42)의 출력을 논리곱 연산하는 NAND 게이트; 상기 NAND 게이트의 반전 출력과 상기 반전 파워 온 리셋신호를 논리합 연산하여 그 결과로 상기 제3 DLL을 리셋시키는 제2 NOR 게이트를 더 포함하는 것을 특징으로 하는 액정표시장치
|
6 |
6
제 1 항에 있어서, 상기 소스 드라이브 IC들 각각은, 상기 샘플러로부터 입력된 데이터를 래치한 후에 동시에 출력하여 위상이 동기된 병렬 데이터를 출력하는 데이터 타이밍 재조정부를 더 포함하는 것을 특징으로 하는 액정표시장치
|
7 |
7
제 1 항에 있어서, 상기 데이터는 R 데이터, G 데이터 및 B 데이터를 포함한 비디오 데이터와, 상기 소스 드라이브 IC들의 동작을 제어하기 위한 콘트롤 정보를 포함한 콘트롤 데이터를 포함하고, 상기 소스 드라이브 IC들 각각은, 상기 콘트롤 정보를 복원하여 상기 소스 드라이브 IC의 출력 타이밍을 제어하기 위한 소스 출력 인에이블 신호와, 상기 소스 드라이브 IC로부터 출력되는 데이터전압의 극성을 제어하는 극성제어신호를 발생하는 콘트롤 데이터 복원부를 더 포함하는 것을 특징으로 하는 액정표시장치
|