| 1 |
1
외부로부터 입력되는 기준 클럭의 주파수보다 높은 주파수로 발진하는 발진 주파수를 가진 출력 클럭을 생성하고, 상기 출력 클럭의 위상을 고정하는 완전 디지털 위상 고정 루프 회로에 있어서,첫번째 기준 클럭 주기 동안, 상기 첫번째 기준 클럭으로부터 생성되는 제1 분주 클럭의 위상과 상기 첫번째 기준 클럭보다 소정 시간 만큼 지연된 지연 기준 클럭의 위상을 비교하고, 상기 첫번째 기준 클럭에 연속하는 두번째 기준 클럭 주기 동안, 상기 출력 클럭의 주파수를 증감하여 갱신하고, 거친 주파수 고정 동작을 종료하면 상기 외부로부터 입력되는 기준 클럭의 입력을 차단하는 거친 주파수 고정 수단; 및상기 거친 주파수 고정 수단이 거친 주파수 고정 동작을 종료하면, 상기 외부로부터 입력되는 기준 클럭을 직접 입력받기 시작하고, 상기 외부로부터 입력되는 기준 클럭에 대하여 미세 주파수 고정을 수행하여 출력 클럭을 출력하는 미세 주파수 고정 수단을 포함하고,상기 미세 주파수 고정 수단이 미세 주파수 고정 동작을 종료하면, 상기 외부로부터 입력되는 기준 클럭과 상기 제1 분주 클럭 간의 위상차를 유지하는 완전 디지털 위상 고정 루프 회로
|
| 2 |
2
제1항에 있어서, 상기 거친 주파수 고정 수단은,하기 이진 검색기가 출력하는 거친 디지털 제어 오실레이터 구동신호에 구동되어 상기 출력 클럭을 생성하는 디지털 제어 오실레이터; 상기 기준 클럭을 이용하여 분주기용 리셋신호를 발생시키는 분주기용 리셋신호 발생기; 상기 분주기용 리셋신호에 리셋되고, 상기 출력 클럭을 제1 분주하여 상기 제1 분주 클럭을 출력하는 제1 분주기;상기 분주기용 리셋신호가 제1 레벨로 전환되는 시점부터 상기 출력 클럭이 제2 레벨로 전환되는 시점까지의 상기 분주기용 리셋신호에 의한 에러를 수치화된 디지털 에러 코드값으로 변환하여 출력하는 제1 시간/디지털 컨버터;상기 기준 클럭을 상기 제1 시간/디지털 컨버터로부터 출력되는 수치화된 디지털 에러 코드값만큼 지연시켜 상기 지연 기준 클럭을 출력하는 보상기;상기 제1 분주 클럭의 위상과 상기 지연 기준 클럭의 위상을 비교하여 상기 기준 클럭의 주파수 증감을 결정하는 업/다운용 디지털 비교값을 출력하는 비교기; 및상기 비교기로부터 출력되는 디지털 비교값과 상기 기준 클럭을 이용하여 상기 거친 디지털 제어 오실레이터 구동신호와 상기 거친 주파수 고정 종료 신호를 생성하는 이진 검색기를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 3 |
3
제1항에 있어서, 상기 미세 주파수 고정 수단은,상기 출력 클럭을 제1 분주하여 상기 제1 분주 클럭을 출력하는 제1 분주기; 상기 거친 주파수 고정 종료 신호에 응답하여 상기 기준 클럭과 상기 제1 분주 클럭을 입력받고, 상기 기준 클럭과 상기 제1 분주 클럭의 위상차를 위상차 디지털 코드값으로 출력하는 제2 시간/디지털 컨버터; 상기 위상차 디지털 코드값을 주파수차 디지털 코드값으로 변환하여 출력하는 미세 고정 유닛;상기 주파수차 디지털 코드값을 적분하고, 적분된 주파수차 디지털 신호를 출력하는 디지털 루프 필터; 상기 출력 클럭을 제2 분주하여 제2 분주 클럭을 출력하는 제2 분주기;상기 적분된 주파수차 디지털 신호를 변조하여 미세 디지털 제어 오실레이터 구동신호를 생성 및 출력하는 변조기; 및상기 미세 디지털 제어 오실레이터 구동신호에 대응한 발진 주파수를 가진 출력 클럭을 생성하는 디지털 제어 오실레이터를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 4 |
4
제3항에 있어서, 상기 미세 디지털 제어 오실레이터 구동신호는,상기 적분된 주파수차 디지털 신호 중 일부를 직접 통과시키는 직접 통과 신호와, 상기 적분된 주파수차 디지털 신호 중 나머지 일부를 상기 제2 분주 클럭으로 변조한 변조 신호를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 5 |
5
제3항에 있어서, 상기 변조기는 1차 델타-시그마 변조기인 완전 디지털 위상 고정 루프 회로
|
| 6 |
6
제5항에 있어서,상기 미세 고정 유닛은, 현재 위상차 디지털 코드값에서 직전 위상차 디지털 코드값을 감산함으로써 상기 주파수차 디지털 코드값으로 변환하는 완전 디지털 위상 고정 루프 회로
|
| 7 |
7
제6항에 있어서, 상기 미세 고정 유닛은, 상기 현재 위상차 디지털 코드값에서 직전 위상차 디지털 코드값을 감산하는 감산기; 상기 감산기의 출력 변화량의 기울기 부호가 변화할 때마다 상기 디지털 루프 필터의 주파수 변화율 계수를 소정 비율로 감소시키고, 상기 주파수 변화율 계수가 소정치에 이르면, 상기 미세 주파수 고정 종료 신호를 발생시키는 주파수 변화율 조정부;상기 감산기의 출력을 입력받아 상기 직전 위상차 디지털 코드값을 출력하는 제1 플립플롭;상기 미세 주파수 고정 동작이 종료되면 상기 미세 주파수 고정 종료 신호와 상기 기준 클럭을 이용하여 상기 제1 플립플롭을 세트하기 위한 세트 신호를 출력하는 논리부를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 8 |
8
제7항에 있어서,상기 미세 주파수 고정 종료 신호가 출력되면, 상기 제1 플립플롭은 상기 직전 위상차 디지털 코드값을 마지막 위상차 디지털 코드값으로 유지하고, 상기 감산기는 현재 위상차 디지털 코드값과 상기 마지막 위상차 디지털 코드값의 오차를 출력하는 완전 디지털 위상 고정 루프 회로
|
| 9 |
9
제1항에 있어서,상기 미세 주파수 고정 종료 신호에 응답하여 상기 미세 주파수 고정 수단은 상기 기준 클럭과 상기 제1 분주 클럭 간의 직전 위상차를 마지막 위상차로 고정하여 위상 고정을 수행하는 완전 디지털 위상 고정 루프 회로
|
| 10 |
10
제7항에 있어서, 상기 디지털 루프 필터는,상기 미세 고정 유닛의 출력에 고정 비례한 값을 출력하는 고정 비례 증폭기; 상기 미세 고정 유닛의 출력에 변동 비례한 값을 출력하는 변동 비례 증폭기;상기 변동 비례 증폭기의 현재 출력 값과 직전 출력 값을 가산하는 제1 가산기; 상기 변동 비례 증폭기의 현재 출력 값을 입력받아 상기 기준 클럭 마다 직전 출력 값으로 제공하는 제2 플립플롭; 및 상기 고정 비례 증폭기의 출력과 상기 변동 비례 증폭기의 출력을 가산하여 출력하는 제2 가산기를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 11 |
11
외부로부터 입력되는 기준 클럭의 주파수보다 높은 주파수로 발진하는 발진 주파수를 가진 출력 클럭을 생성하고, 상기 출력 클럭의 위상을 고정하는 완전 디지털 위상 고정 루프 회로에 있어서,첫번째 기준 클럭 주기 동안, 상기 첫번째 기준 클럭으로부터 생성되는 분주 클럭의 위상과 상기 첫번째 기준 클럭보다 소정 시간 만큼 지연된 지연 기준 클럭의 위상을 비교하고, 상기 첫번째 기준 클럭에 연속하는 두번째 기준 클럭 주기 동안, 상기 출력 클럭의 주파수를 증감하여 갱신하고, 거친 주파수 고정 동작을 종료하면 상기 외부로부터 입력되는 기준 클럭의 입력을 차단하는 거친 주파수 고정 수단을 포함하고,상기 거친 주파수 고정 수단이 거친 주파수 고정 동작을 종료하면, 상기 외부로부터 입력되는 기준 클럭과 상기 분주 클럭 간의 위상차를 유지하는 완전 디지털 위상 고정 루프 회로
|
| 12 |
12
제11항에 있어서, 상기 거친 주파수 고정 수단은,상기 출력 클럭을 소정 주파수로 분주하여 분주 클럭을 출력하는 분주기; 및상기 분주 클럭과 상기 기준 클럭을 이용하여 상기 거친 주파수 고정 종료 신호 및 거친 디지털 제어 오실레이터 구동신호를 출력하는 거친 고정 유닛을 포함하는 완전 디지털 위상 고정 루프 회로
|
| 13 |
13
제11항에 있어서, 상기 거친 주파수 고정 수단은,하기 이진 검색기가 출력하는 거친 디지털 제어 오실레이터 구동신호에 구동되어 상기 출력 클럭을 생성하는 디지털 제어 오실레이터; 상기 기준 클럭을 이용하여 분주기용 리셋신호를 발생시키는 분주기용 리셋신호 발생기; 상기 분주기용 리셋신호에 리셋되고, 상기 출력 클럭을 제1 분주하여 제1 분주 클럭을 출력하는 제1 분주기;상기 분주기용 리셋신호가 제1 레벨로 전환되는 시점부터 상기 출력 클럭이 제2 레벨로 전환되는 시점까지의 상기 분주기용 리셋신호에 의한 에러를 수치화된 디지털 에러 코드값으로 변환하여 출력하는 제1 시간/디지털 컨버터;상기 기준 클럭을 상기 제1 시간/디지털 컨버터로부터 출력되는 수치화된 디지털 에러 코드값만큼 지연시켜 상기 지연 기준 클럭을 출력하는 보상기;상기 제1 분주 클럭의 위상과 상기 지연 기준 클럭의 위상을 비교하여 상기 기준 클럭의 주파수 증감을 결정하는 업/다운용 디지털 비교값을 출력하는 비교기; 및상기 비교기로부터 출력되는 디지털 비교값과 상기 기준 클럭을 이용하여 상기 거친 디지털 제어 오실레이터 구동신호와 상기 거친 주파수 고정 종료 신호를 생성하는 이진 검색기를 포함하는 완전 디지털 위상 고정 루프 회로
|
| 14 |
14
제1항 내지 제13항 중 어느 한 항의 완전 디지털 위상 고정 루프 회로를 가지는 것을 특징으로 하는 반도체 장치
|
| 15 |
15
제14항의 반도체 장치를 포함하는 휴대 정보 기기
|
