| 1 |
1
복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이;상기 복수의 메모리 셀을 제어하는 메모리 컨트롤러를 포함하되,상기 메모리 컨트롤러는 상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수를 상기 메모리 셀 어레이의 행의 크기에 반비례하도록 설정되는 임계값과 비교하여 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 것을 특징으로 하는 메모리 장치
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 메모리 컨트롤러는 상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수가 상기 임계값보다 큰 경우에 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 것을 특징으로 하는 메모리 장치
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서, 상기 리프레쉬 동작은 메모리 셀에 저장된 데이터를 읽어 오류가 있는지 판단하고, 상기 판단을 기반으로 오류를 정정하여 다시 쓰는 것을 특징으로 메모리 장치
|
| 6 |
6
제 1 항에 있어서, 상기 메모리 셀 어레이의 각각의 행의 메모리 셀의 활성화 횟수를 카운팅(counting)하는 카운터를 더 포함하는 것을 특징으로 하는 메모리 장치
|
| 7 |
7
제 6 항에 있어서, 상기 메모리 컨트롤러는 리프레쉬 동작 수행 후, 해당 행의 카운터 값을 초기화하는 것을 특징으로 하는 메모리 장치
|
| 8 |
8
제 6 항에 있어서, 상기 메모리 컨트롤러는 카운터 값 수정의 부담을 감소시키기 위해, 카운터 표를 생성하여 상기 카운터 표에 있는 메모리 셀 어레이 행의 경우, 상기 카운터 값 수정을 카운터 표에 직접 수행하도록 제어하는 것을 특징으로 하는 메모리 장치
|
| 9 |
9
메모리 장치의 메모리 셀 제어 방법에 있어서, 메모리 컨트롤러가, 복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이를 제어하는 단계를 포함하되, 상기 제어 단계는 상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수를 상기 메모리 셀 어레이의 행의 크기에 반비례하도록 설정되는 임계값과 비교하는 단계; 및상기 비교 결과를 기반으로 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 10 |
10
삭제
|
| 11 |
11
제 9 항에 있어서, 상기 비교 결과를 기반으로 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 단계는상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수가 상기 임계값보다 큰 경우에 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 12 |
12
삭제
|
| 13 |
13
제 9 항에 있어서, 상기 리프레쉬 동작은 메모리 셀에 저장된 데이터를 읽어 오류가 있는지 판단하고, 상기 판단을 기반으로 오류를 정정하여 다시 쓰는 것을 특징으로 메모리 셀 제어 방법
|
| 14 |
14
제 9 항에 있어서, 카운터가 상기 메모리 셀 어레이의 각각의 행의 메모리 셀의 활성화 횟수를 카운팅(counting)하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 15 |
15
제 14 항에 있어서, 상기 메모리 컨트롤러가, 복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이를 제어하는 단계는,상기 메모리 컨트롤러가 리프레쉬 동작 수행 후, 해당 행의 카운터 값을 초기화하는 단계를 더 포함하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 16 |
16
제 14 항에 있어서, 상기 메모리 컨트롤러가, 복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이를 제어하는 단계는,상기 메모리 컨트롤러가 카운터 값 수정의 부담을 감소시키기 위해, 카운터 표를 생성하여 상기 카운터 표에 있는 메모리 셀 어레이 행의 경우, 상기 카운터 값 수정을 카운터 표에 직접 수행하도록 제어하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 제어 방법
|
| 17 |
17
메모리 장치; 및상기 메모리 장치의 쓰기 동작과 읽기 동작을 제어하기 위한 프로세서를 포함하며, 상기 메모리 장치는,복수의 메모리 셀이 복수의 행(row)과 복수의 열(column)로 구성된 메모리 셀 어레이;상기 복수의 메모리 셀을 제어하는 메모리 컨트롤러를 포함하되,상기 메모리 컨트롤러는 상기 메모리 셀 어레이의 행의 메모리 셀의 활성화 동작의 횟수를 상기 메모리 셀 어레이의 행의 크기에 반비례하도록 설정되는 임계값과 비교하여 해당 행의 메모리 셀에 대한 리프레쉬 동작을 수행하도록 제어하는 것을 특징으로 하는 메모리 시스템
|
| 18 |
18
삭제
|
