맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

안정화 시간이 짧은 ＰＬＬ 및 안정화 시간이 짧은 주파수및 위상 안정화방법과 상기 방법을 이용하는 ＰＬＬ

  • 기술번호 : KST2015169916
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 안정화시간이 짧은 PLL 및 안정화 시간이 짧은 주파수 및 위상 안정화방법을 개시한다. 상기 안정화 시간이 짧은 PLL은, 주파수검출기, FSM, 위상검출기, 논리회로, 전하펌프, 루프필터, VCO 및 분주기를 구비한다. 상기 안정화 시간이 짧은 주파수 및 위상 안정화방법은, 주파수고정단계, 위상일치단계 및 정밀주파수고정단계를 구비한다.
Int. CL H03L 7/08 (2006.01)
CPC H03L 7/187(2013.01) H03L 7/187(2013.01) H03L 7/187(2013.01) H03L 7/187(2013.01) H03L 7/187(2013.01) H03L 7/187(2013.01)
출원번호/일자 1020070024842 (2007.03.14)
출원인 포항공과대학교 산학협력단
등록번호/일자 10-0864853-0000 (2008.10.16)
공개번호/일자 10-2008-0083947 (2008.09.19) 문서열기
공고번호/일자 (20081023) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.03.14)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 대한민국 경상북도 포항시 남구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박홍준 대한민국 경북 포항시 남구
2 최석우 대한민국 서울 노원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이철희 대한민국 서울특별시 강남구 삼성로***길 *, ***호 가디언국제특허법률사무소 (삼성동, 우경빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 대한민국 경상북도 포항시 남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.03.14 수리 (Accepted) 1-1-2007-0204599-99
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2007.12.28 수리 (Accepted) 4-1-2007-5195152-79
3 의견제출통지서
Notification of reason for refusal		 2008.03.24 발송처리완료 (Completion of Transmission) 9-5-2008-0159011-12
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.05.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0372928-03
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.05.26 수리 (Accepted) 1-1-2008-0372933-21
6 등록결정서
Decision to grant		 2008.09.23 발송처리완료 (Completion of Transmission) 9-5-2008-0489774-14
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.13 수리 (Accepted) 4-1-2013-0025573-58
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.25 수리 (Accepted) 4-1-2014-5024386-11
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.20 수리 (Accepted) 4-1-2019-5243581-27
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.22 수리 (Accepted) 4-1-2019-5245997-53
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.25 수리 (Accepted) 4-1-2019-5247115-68
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기준클럭신호(Ext_clk) 및 제어전압(Vctrl)에 응답하여 주파수비교신호(S, L, F)를 생성하는 주파수검출기(110); 상기 기준클럭신호(Ext_clk) 및 상기 주파수비교신호(S, L, F)에 응답하여 주파수고정신호(F_Lock), 발진제어신호(OSC), 제1주파수제어신호(Uf) 및 제2주파수제어신호(Df)를 생성하는 FSM(120); 상기 주파수고정신호(F_Lock)에 응답하여 상기 기준클럭신호(Ext_clk) 및 내부클럭신호(Int_clk)의 위상을 비교하여 제1위상제어신호(Up) 및 제2위상제어신호(Dp)를 생성하는 위상검출기(130); 상기 제1주파수제어신호(Uf), 상기 제2주파수제어신호(Df), 상기 제1위상제어신호(Up) 및 상기 제2위상제어신호(Dp)에 응답하여 제1전하펌프 제어신호(UCP) 및 제2전하펌프 제어신호(DCP)를 생성하는 논리회로(140); 상기 제1전하펌프 제어신호(UCP) 및 상기 제2전하펌프 제어신호(DCP)에 응답하여 상기 제어전압(Vctrl)을 생성하는 전하펌프(150); 상기 제어전압(Vctrl)을 필터링하는 루프필터(160); 상기 발진제어신호(OSC) 및 상기 제어전압(Vctrl)에 응답하여 발진신호(VCO_out)를 생성하는 VCO(180); 및 상기 발진신호(VCO_out)의 주파수를 N(N은 정수) 분주하여 상기 내부클럭신호(Int_clk)를 생성하는 분주기(190)를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
2 2
제1항에 있어서, 상기 주파수검출기(110)는, 상기 기준클럭신호(Ext_clk)를 저장하고 제1지연클럭신호(Clk1) 및 상기 제1지연클럭신호(Clk1)와 위상이 반대되는 역제1지연클럭신호(Clk1B)를 출력하는 플립플롭(410); 상기 제1지연클럭신호(Clk1)의 위상을 지연시킨 제2지연클럭신호(Clk2), 제3지연클럭신호(Clk3) 및 제4지연클럭신호(Clk4)를 생성하는 제1위상지연블록(420); 상기 제어전압(Vctrl) 및 상기 역제1지연클럭신호(Clk1B)를 이용하여 복제 발진신호(Rep_VCO_out)를 생성하는 복제 VCO(430); 상기 제4지연클럭신호(Clk4)에 응답하여 상기 복제 발진신호(Rep_VCO_out)의 주파수를 N 분주하여 복제 내부클럭신호(Rep_Int_out)를 생성하는 복제 분주기(440); 상기 복제 내부클럭신호(Rep_Int_out)의 위상을 지연시켜 비교클럭신호(Clk_Ref)를 생성하는 제4지연기(D4); 및 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제1지연클럭신호(Clk1) 내지 상기 제3지연클럭신호(Clk3)의 위상을 각각 비교하여 상기 주파수비교신호(S, L, F)를 생성하는 위상비교블록(450)을 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
3 3
제2항에 있어서, 상기 복제 VCO(430)는 상기 VCO(180)와 동일한 전기적 특성을 가지며, 상기 복제 분주기(440)는 상기 분주기(190)와 동일한 특성을 가지는 것을 특징으로 하는 안정화 시간이 짧은 PLL
4 4
제2항에 있어서, 상기 제1위상지연블록(420)은, 상기 제1지연클럭신호(Clk1)의 위상을 지연시켜 상기 제2지연클럭신호(Clk2)를 생성하는 제1지연기(D1); 상기 제2지연클럭신호(Clk2)의 위상을 지연시켜 상기 제3지연클럭신호(Clk3)를 생성하는 제2지연기(D2); 및 상기 제3지연클럭신호(Clk3)의 위상을 지연시켜 상기 제4지연클럭신호(Clk4)를 생성하는 제3지연기(D3)를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
5 5
제4항에 있어서, 상기 제1지연기(D1) 내지 상기 제4지연기(D4)의 지연시간은 모두 동일한 것을 특징으로 하는 안정화 시간이 짧은 PLL
6 6
제2항에 있어서, 상기 위상비교블록(450)은, 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제1지연클럭신호(Clk1)의 위상을 비교하여 제1주파수비교신호(F)를 생성하는 제1위상비교기(451); 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제2지연클럭신호(Clk2)의 위상을 비교하여 제2주파수비교신호(L)를 생성하는 제2위상비교기(452); 및 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제3지연클럭신호(Clk3)의 위상을 비교하여 제3주파수비교신호(S)를 생성하는 제3위상비교기(453)를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
7 7
제6항에 있어서, 상기 제1주파수비교신호(F)는 상기 비교클럭신호(Clk_Ref)의 위상이 상기 제1지연클럭신호(Clk1)의 위상보다 앞설 때 인에이블 되며, 상기 제2주파수비교신호(L)는 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제1지연클럭신호(Clk1)의 위상이 동일할 때 인에이블 되고, 상기 제3주파수비교신호(S)는 상기 비교클럭신호(Clk_Ref)의 위상이 상기 제1지연클럭신호(Clk1)의 위상보다 늦을 때 인에이블 되는 것을 특징으로 하는 안정화 시간이 짧은 PLL
8 8
제1항에 있어서, 상기 논리회로(140)는, 상기 제1주파수제어신호(Uf) 및 상기 제1위상제어신호(Up)를 논리 합하여 상기 제1전하펌프 제어신호(UCP)를 생성하는 제1오어게이트(141); 및 상기 제2주파수제어신호(Df) 및 상기 제2위상제어신호(Dp)를 논리 합하여 상기 제2전하펌프 제어신호(DCP)를 생성하는 제2오어게이트(412)를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
9 9
제8항에 있어서, 상기 제1전하펌프 제어신호(UCP) 및 상기 제2전하펌프 제어신호(DCP)는 상기 전하펌프(150)에서 전하를 증가시키거나 감소시킬 것을 지시하는 신호인 것을 특징으로 하는 안정화 시간이 짧은 PLL
10 10
제1항에 있어서, 상기 VCO(180)는, 일 단자에 상기 발진제어신호(OSC)가 인가되고 다른 일 단자에 상기 발진신호(VCO_out)가 인가되는 제1낸드게이트(171); 일 단자가 제1전원전압(Vdd)에 연결되고 다른 일 단자에 상기 제1낸드게이트(171)의 출력신호가 인가되는 제2낸드게이트(172); 및 일 단자가 상기 제1전원전압(Vdd)에 연결되고 다른 일 단자에 상기 제2낸드게이트(172)의 출력신호가 인가되며 상기 발진신호(VCO_out)를 생성하는 제3낸드게이트(173)를 구비하며, 상기 제1낸드게이트(171) 내지 상기 제3낸드게이트(173)는, 상기 제어전압(Vctrl)에 응답하여, 입력되는 신호에 대한 연산속도를 조절하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
11 11
제1항에 있어서, 상기 제어전압(Vctrl)을 안정화시키는 전압 레귤레이터(170)를 더 구비하는 것을 특징으로 하는 안정화 시간이 짧은 PLL
12 12
제1항에 있어서, 상기 기준클럭신호(Ext_clk)의 위상을 지연시키는 제2위상지연블록(200)을 더 구비하며, 상기 주파수검출기(110) 및 상기 위상검출기(130)에는 상기 제2위상지연블록(200)으로부터 위상이 지연된 기준클럭신호(Ext_clk)가 인가되는 것을 특징으로 하는 안정화 시간이 짧은 PLL
13 13
기준클럭신호(Ext_clk) 및 제어전압(Vctrl)을 이용하여 비교클럭신호(Clk_Ref)를 생성하고, 상기 기준클럭신호(Ext_clk)와 상기 비교클럭신호(Clk_Ref)의 주파수를 일치시키고, 상기 제어전압(Vctrl) 및 상기 기준클럭신호(Ext_clk)와 동기가 일치되는 발진제어신호(OSC)를 생성시키는 주파수고정단계; 상기 발진제어신호(OSC) 및 상기 제어전압(Vctrl)에 응답하여 발진신호(VCO_out) 및 내부클럭신호(Int_clk)를 생성하고, 상기 기준클럭신호(Ext_clk) 및 상기 내부클럭신호(Int_clk)의 위상을 일치시키는 위상일치단계; 및 상기의 두 단계에서 결정된 주파수 및 위상 조건을 이용하여 상기 기준클럭신호(Ext_clk)와 상기 내부클럭신호(Int_clk)의 주파수 및 위상을 일치시키는 정밀주파수고정단계를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 주파수 및 위상 안정화방법
14 14
제13항에 있어서, 상기 주파수고정단계는, 상기 기준클럭신호(Ext_clk)를 이용하여 제1지연클럭신호(Clk1), 제2지연클럭신호(Clk2) 및 제3지연클럭신호(Clk3)를 생성하는 단계; 상기 기준클럭신호(Ext_clk) 및 상기 제어전압(Vctrl)을 이용하여 복제 발진신호(Rep_VCO_clk)를 생성하는 단계; 상기 복제 발진신호(Rep_VCO_clk)를 N(N은 정수) 분주하여 복제 내부클럭신호(Rep_Int_clk)를 생성하는 단계; 복제 내부클럭신호(Rep_Int_clk)의 위상을 지연시켜 상기 비교클럭신호(Clk_Ref)를 생성하는 단계; 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제1지연클럭신호(Clk1), 상기 제2지연클럭신호(Clk2) 및 상기 제3지연클럭신호(Clk3)의 위상을 각각 비교하여 제1주파수비교신호(F) 내지 제3주파수비교신호(S)를 생성하는 단계; 상기 제1주파수비교신호(F) 내지 상기 제3주파수비교신호(S) 및 상기 기준클럭신호(Ext_clk)를 이용하여 상기 기준클럭신호(Ext_clk)와 상기 비교클럭신호(Clk_Ref)의 주파수를 일치시키고 상기 발진제어신호(OSC) 및 상기 제어전압(Vctrl)을 생성시키는 단계를 구비하는 것을 특징으로 하는 안정화 시간이 짧은 주파수 및 위상 안정화방법
15 15
제14항에 있어서, 상기 제1지연클럭신호(Clk1), 상기 제2지연클럭신호(Clk2) 및 상기 제3지연클럭신호(Clk3)를 생성하는 단계는, 상기 기준클럭신호(Ext_clk)의 주기를 2배하여 상기 제1지연클럭신호(Clk1)를 생성하고, 상기 제1지연클럭신호(Clk1)의 위상을 일정시간 지연시켜 상기 제2지연클럭신호(Clk2)를 생성하며, 상기 제2지연클럭신호(Clk2)의 위상을 일정시간 지연시켜 상기 제3지연클럭신호(Clk3)를 생성하는 것을 특징으로 하는 안정화 시간이 짧은 주파수 및 위상 안정화방법
16 16
제14항에 있어서, 상기 제1주파수비교신호(F) 내지 제3주파수비교신호(S)를 생성하는 단계는, 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제1지연클럭신호(Clk1)의 위상을 비교하여 상기 제1주파수비교신호(F)를 생성하고, 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제2지연클럭신호(Clk2)의 위상을 비교하여 상기 제2주파수비교신호(L)를 생성하며, 상기 비교클럭신호(Clk_Ref)의 위상과 상기 제3지연클럭신호(Clk3)의 위상을 비교하여 상기 제3주파수비교신호(S)를 생성하는 것을 특징으로 하는 안정화 시간이 짧은 주파수 및 위상 안정화방법
17 17
제16항에 있어서, 상기 제1주파수비교신호(F)는 상기 비교클럭신호(Clk_Ref)의 라이징 에지가 제1지연클럭신호(Clk1)의 라이징 에지보다 앞설 때, 상기 제2주파수비교신호(L)는 상기 비교클럭신호(Clk_Ref)의 라이징 에지가 제2지연클럭신호(Clk2)의 라이징 에지와 동일할 때, 그리고 상기 제3주파수비교신호(S)는 비교클럭신호(Clk_Ref)의 라이징 에지가 제3지연클럭신호(Clk3)의 라이징 에지보다 늦을 때 각각 인에이블 되는 것을 특징으로 하는 안정화 시간이 짧은 주파수 및 위상 안정화방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.