1 |
1
다수의 펑션 유니트(function unit, FU)를 포함하고, 제 1 모드에서 적어도 하나의 펑션 유니트를 포함하는 제 1 그룹에 기초하여 제 1 유형의 연산을 처리하고, 제 2 모드에서 적어도 하나의 펑션 유니트를 포함하는 제 2 그룹에 기초하여 제 2 유형의 연산을 처리하는 처리부; 및제 1 모드와 제 2 모드간의 모드 전환을 유도하는 모드 전환 신호 또는 모드 전환 명령어에 따라 제 1 그룹 또는 제 2 그룹 중 어느 하나에 선택적으로 전원을 공급하는 전원관리부; 를 포함하고,상기 전원관리부는,재구성가능 프로세서에서 실행될 프로그램의 데이터 의존 그래프(data dependency graph)에서 루프의 반복 실행의 종료여부를 결정하는 노드로 정의되는 루프 엑시트 결정 노드를 검출하고, 검출된 루프 엑시트 결정 노드와 종료 노드 사이에 새로운 노드를 생성하고, 생성된 노드에 상기 제 2 그룹에 전원을 공급하기 위한 명령어를 삽입하는 파워 게이팅 기반의 재구성가능 프로세서
|
2 |
2
제 1 항에 있어서, 상기 처리부는 CGA(coarse-grained array) 모드에서 상기 제 1 그룹으로 정의되는 CGA 모듈을 이용하여 루프 연산을 처리하고, VLIW(very long instruction word) 모드에서 상기 제 2 그룹으로 정의되는 VLIW 모듈을 이용하여 루프 연산을 제외한 나머지 연산을 처리하는 파워 게이팅 기반의 재구성가능 프로세서
|
3 |
3
제 2 항에 있어서, 상기 전원관리부는 CGA 모드에서 VLIW 모드로의 전환을 유도하는 모드 전환 신호 또는 모드 전환 명령어에 따라 상기 CGA 모듈로 공급되는 전원을 차단하고,VLIW 모드에서 CGA 모드로의 전환을 유도하는 모드 전환 신호 또는 모드 전환 명령어에 따라 상기 VLIW 모듈로 공급되는 전원을 차단하는 파워 게이팅 기반의 재구성가능 프로세서
|
4 |
4
제 2 항에 있어서, 상기 전원관리부는 CGA 모드에서 VLIW 모드로 전환되기 직전에 미리 상기 VLIW 모듈로 전원을 공급하고,VLIW 모드에서 CGA 모드로 전환되기 직전에 미리 상기 CGA 모듈로 전원을 공급하는 파워 게이팅 기반의 재구성가능 프로세서
|
5 |
5
CGA(coarse-grained array) 모드 및 VLIW(very long instruction word) 모드를 갖는 재구성가능 프로세서를 위한 컴파일러를 포함하고,상기 컴파일러는,CGA 모드에서 VLIW 모드로 전환되는 시점 이전에 VLIW 모드를 위한 VLIW 모듈의 전원을 키는 명령어를 상기 재구성가능 프로세서에서 실행될 프로그램에 삽입하되,상기 재구성가능 프로세서에서 실행될 프로그램의 데이터 의존 그래프(data dependency graph)에서 루프의 반복 실행의 종료여부를 결정하는 노드로 정의되는 루프 엑시트 결정 노드를 검출하고, 검출된 루프 엑시트 결정 노드와 종료 노드 사이에 새로운 노드를 생성하고, 생성된 노드에 상기 VLIW 모드를 위한 VLIW 모듈의 전원을 키는 명령어를 상기 재구성가능 프로세서에서 실행될 프로그램에 삽입하는 컴퓨터 판독 가능 기록 매체
|
6 |
6
CGA(coarse-grained array) 모드 및 VLIW(very long instruction word) 모드를 갖는 재구성가능 프로세서를 위한 컴파일러를 포함하고,상기 컴파일러는,VLIW 모드에서 CGA 모드로 전환되는 시점 이전에 CGA 모드를 위한 CGA 모듈의 전원을 키는 명령어를 상기 재구성가능 프로세서에서 실행될 프로그램에 삽입하는 컴파일러를 포함하되,상기 재구성가능 프로세서에서 실행될 프로그램의 제어 흐름 그래프(control flow graph)에서 VLIW 모드에서 CGA 모드로의 전환을 위해 컨텍스트를 저장하는 노드인 CGA 엔트리 노드를 검출하고, 상기 검출된 CGA 엔트리 노드의 이전 노드가 분기 노드이고, 상기 검출된 CGA 엔트리 노드쪽의 분기 경로 이외의 다른 분기 경로에 CGA 엔트리 노드가 없는 경우, 그 다른 분기 경로에 존재하는 노드에 상기 CGA 모드를 위한 CGA 모듈의 전원을 키는 명령어를 상기 재구성가능 프로세서에서 실행될 프로그램에 삽입하는 컴퓨터 판독 가능 기록 매체
|
7 |
7
다수의 펑션 유니트(function unit, FU)를 포함하고, CGA(coarse-grained array) 모드에서 적어도 하나의 펑션 유니트를 포함하는 CGA 모듈에 기초하여 루프 연산을 처리하고 VLIW(very long instruction word) 모드에서 적어도 하나의 펑션 유니트를 포함하는 VLIW 모듈에 기초하여 루프 연산 이외의 연산을 처리하는 재구성가능 프로세서를 위한 컴파일러를 포함하고,상기 컴파일러는,상기 재구성가능 프로세서에서 실행될 프로그램의 데이터 의존 그래프(data dependency graph)에서 루프의 반복 실행의 종료여부를 결정하는 노드로 정의되는 루프 엑시트 결정 노드를 검출하고, 검출된 루프 엑시트 결정 노드와 종료 노드 사이에 새로운 노드를 생성하고, 생성된 노드에 상기 VLIW 모듈로 전원을 공급하기 위한 VLIW 파워 온 명령어(VLIW power-on instruction)를 삽입하는 제 1 컴파일부; 및상기 재구성가능 프로세서에서 실행될 프로그램의 제어 흐름 그래프(control flow graph)에서 VLIW 모드에서 CGA 모드로의 전환을 위해 컨텍스트를 저장하는 노드인 CGA 엔트리 노드를 검출하고, 검출된 CGA 엔트리 노드의 이전 노드에 상기 CGA 모듈로 전원을 공급하기 위한 CGA 파워 온 명령어(CGA power-on instruction)를 삽입하는 제 2 컴파일부; 를 포함하는 컴파일러를 포함하는 컴퓨터 판독 가능 기록 매체
|
8 |
8
제 7 항에 있어서, 상기 제 2 컴파일부는 상기 검출된 CGA 엔트리 노드의 이전 노드가 분기 노드이고, 상기 검출된 CGA 엔트리 노드쪽의 분기 경로 이외의 다른 분기 경로에 CGA 엔트리 노드가 없는 경우, 그 다른 분기 경로에 존재하는 노드에 상기 CGA 모듈로 전원을 차단하기 위한 CGA 파워 오프 명령어(CGA power-off instruction)를 삽입하는 컴퓨터 판독 가능 기록 매체
|
9 |
9
다수의 펑션 유니트(function unit, FU)를 포함하고, CGA(coarse-grained array) 모드에서 적어도 하나의 펑션 유니트를 포함하는 CGA 모듈에 기초하여 루프 연산을 처리하고 VLIW(very long instruction word) 모드에서 적어도 하나의 펑션 유니트를 포함하는 VLIW 모듈에 기초하여 루프 연산 이외의 연산을 처리하는 재구성가능 프로세서를 위한 컴파일 방법에 있어서,재구성가능 프로세서에서 실행될 프로그램의 데이터 의존 그래프(data dependency graph)에서 루프의 반복 실행의 종료여부를 결정하는 노드로 정의되는 루프 엑시트 결정 노드를 검출하고, 검출된 루프 엑시트 결정 노드와 종료 노드 사이에 새로운 노드를 생성하고, 생성된 노드에 상기 VLIW 모듈로 전원을 공급하기 위한 VLIW 파워 온 명령어(VLIW power-on instruction)를 삽입하는 단계; 및재구성가능 프로세서에서 실행될 프로그램의 제어 흐름 그래프(control flow graph)에서 VLIW 모드에서 CGA 모드로의 전환을 위해 컨텍스트를 저장하는 노드인 CGA 엔트리 노드를 검출하고, 검출된 CGA 엔트리 노드의 이전 노드에 상기 CGA 모듈로 전원을 공급하기 위한 CGA 파워 온 명령어(CGA power-on instruction)를 삽입하는 단계; 를 포함하는 컴파일 방법
|
10 |
10
제 9 항에 있어서, 상기 CGA 파워 온 명령어를 삽입하는 단계는상기 검출된 CGA 엔트리 노드의 이전 노드가 분기 노드이고, 상기 검출된 CGA 엔트리 노드쪽의 분기 경로 이외의 다른 분기 경로에 CGA 엔트리 노드가 없는 경우, 그 다른 분기 경로에 존재하는 노드에 상기 CGA 모듈로 전원을 차단하기 위한 CGA 파워 오프 명령어(CGA power-off instruction)를 삽입하는 과정을 포함하는 컴파일 방법
|