| 1 |
1
삭제
|
| 2 |
2
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 나노와이어를 기판에 수직하게 배열시킬 때, 나노와이어를 형성하는 촉매의 위치 조절을 통해 배열된 나노와이어 사이의 간격을 제어하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 3 |
3
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 나노와이어를 기판에 수직하게 배열시킬 때, 기판을 구성하는 물질의 결정방향 또는 촉매의 크기 조절을 통해 배열된 나노와이어의 경사도를 제어하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 4 |
4
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
습식 방법을 이용하여 기판에 수평하게 나노와이어를 배열시킬 때, 희생막(sacrificial layer)을 통해 나노와이어 사이의 간격을 제어하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 5 |
5
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 나노와이어를 기판에 수평하게 배열시킬 때, 나노와이어의 지름을 조절하여 나노와이어 길이 방향의 결정 방향을 제어하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 6 |
6
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 단결정 실리콘 나노와이어의 배열과, 비정질 실리콘 박막의 증착을 하나의 챔버 내에서 연속적인 공정으로 수행하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 7 |
7
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 (b)단계를 실시하기 전에 상기 나노와이어의 산화막을 에칭하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 8 |
8
제 6 항에 있어서, 상기 비정질 실리콘 박막의 증착시 기판의 온도는 400℃ 이하로 유지하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 9 |
9
제 6 항에 있어서, 상기 비정질 실리콘 박막의 증착은 실리콘 나노와이어의 성장을℃ 억제하기 위하여, HOMO-CVD 또는 플라즈마 CVD 방법으로 수행하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 10 |
10
제 6 항에 있어서, 상기 비정질 실리콘 박막의 증착 중 또는 증착 후에 기계적 화학적 연마법에 의해 박막을 연마하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 11 |
11
다결정 실리콘 박막의 형성방법으로서,
(a) 복수의 단결정 실리콘 나노와이어를 기판에 배열하는 단계,
(b) 상기 단결정 실리콘 나노와이어의 배열 위에 비정질 실리콘 박막을 증착하는 단계 및
(c) 열처리를 통해 상기 단결정 실리콘 나노와이어로부터 증착된 비정질 실리콘의 고상 에피탁시를 유도하여 비정질 실리콘을 결정화시키는 단계를 포함하고,
상기 열처리는 600℃ 이하의 온도에서 실시하는 것을 특징으로 하는 다결정 실리콘 박막의 형성방법
|
| 12 |
12
제 2 항 내지 제 7 항 또는 제 9 항 내지 제 11 항 중 어느 한 항에 기재된 다결정 실리콘 박막의 형성방법을 통해 실리콘 박막을 형성하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조방법
|
| 13 |
13
제 12 항에 기재된 방법에 의해 제조된 다결정 실리콘 박막 트랜지스터의 평가방법으로, 복수의 금속 전극을 일정 간격을 두고 원형으로 배치하여 결정립 방향에 따른 전자 이동도를 측정하는 것을 특징으로 하는 평가방법
|
| 14 |
14
제 13 항에 있어서, 상기 원형의 지름을 조절함으로써 다결정 실리콘 박막 트랜지스터의 채널의 길이를 조절하는 것을 특징으로 하는 평가방법
|
