| 1 |
1
데이터 신호에 클럭 신호가 임베딩된 2비트의 임베디드 신호(embedded signal)를 포함하는 데이터 패킷을 수신하고, 상기 데이터 패킷의 타입에 따라 서로 다른 제1 및 제2 레퍼런스 클럭을 출력하는 타입 디텍터(type detector);멀티 페이즈 클럭(multi phase clock)을 입력받고, 상기 데이터 패킷의 타입을 결정하는데 이용되는 서로 다른 제1 및 제2 윈도우 레퍼런스(window reference)를 상기 타입 디텍터에 제공하는 윈도우 제네레이터(window generator);상기 타입 디텍터에서 출력된 상기 제1 레퍼런스 클럭을 제1 인터벌 동안 지연시키고, 상기 제2 레퍼런스 클럭을 상기 제1 인터벌과 다른 제2 인터벌 동안 지연시키는 버퍼; 및상기 지연된 제1 및 제2 레퍼런스 클럭을 통합하여 레퍼런스 클럭을 출력하는 멀티플렉서를 포함하는 디스플레이 구동 회로
|
| 2 |
2
제 1항에 있어서,상기 데이터 패킷은,상기 임베디드 신호가 트랜지션을 포함하지 않는 제1 타입 데이터 패킷과,상기 임베디드 신호가 트랜지션을 포함하는 제2 타입 데이터 패킷을 포함하는 디스플레이 구동 회로
|
| 3 |
3
제 2항에 있어서,상기 제1 타입 데이터 패킷에 포함된 상기 임베디드 신호는, 상기 임베디드 신호의 바로 다음에 나타나는 신호의 트랜지션된 값을 갖고,상기 제2 타입 데이터 패킷에 포함된 상기 임베디드 신호는, 상기 임베디드 신호의 바로 전에 나타나는 신호와 동일한 제1 비트, 및 상기 제1 비트의 트랜지션된 신호인 제2 비트를 포함하고, 상기 제1 비트는 상기 제2 비트보다 앞서는 디스플레이 구동 회로
|
| 4 |
4
제 1항에 있어서,상기 버퍼는, 상기 타입 디텍터에서 출력된 상기 제1 레퍼런스 클럭을 상기 제1 인터벌 동안 지연시키는 제1 버퍼와,상기 타입 디텍터에서 출력된 상기 제2 레퍼런스 클럭을 상기 제2 인터벌 동안 지연시키는 제2 버퍼를 포함하고,상기 제1 인터벌은 1비트의 간격에 해당하는 유닛 인터벌의 절반에 해당하고,상기 제2 인터벌은 상기 제1 인터벌보다 상기 유닛 인터벌만큼 더 크게 형성되는 디스플레이 구동 회로
|
| 5 |
5
데이터 신호에 클럭 신호가 임베딩된 2비트의 임베디드 신호를 포함하는 데이터 패킷을 수신하고, 상기 데이터 패킷을 이용하여 상기 데이터 패킷의 첫번째 비트의 중앙에 라이징 에지가 발생하는 레퍼런스 클럭를 생성하는 클럭 복원부(clock recovery);상기 레퍼런스 클럭을 입력받고, 순차적으로 1비트의 간격에 해당하는 유닛 인터벌만큼 지연된 멀티 페이즈 클럭을 생성하는 지연 고정 루프(delay locked loop); 및 상기 멀티 페이즈 클럭을 이용하여 상기 데이터 패킷에서 복수의 데이터 신호를 추출하되, 상기 임베디드 신호로부터 1비트의 데이터 신호를 추출하는 로직를 포함하는 샘플러(sampler)를 포함하는 디스플레이 구동 회로
|
| 6 |
6
제 5항에 있어서,상기 클럭 복원부는,상기 데이터 패킷의 타입에 따라 서로 다른 제1 및 제2 레퍼런스 클럭을 출력하는 타입 디텍터와,상기 제1 레퍼런스 클럭을 제1 인터벌 동안 지연시키는 제1 버퍼와,상기 제2 레퍼런스 클럭을 상기 제1 인터벌과 다른 제2 인터벌 동안 지연시키는 제2 버퍼와,상기 제1 및 제2 버퍼와 연결되고, 상기 지연된 제1 및 제2 레퍼런스 클럭을 통합하여 상기 레퍼런스 클럭을 생성하는 멀티플렉서를 포함하는 디스플레이 구동 회로
|
| 7 |
7
제 6항에 있어서,상기 멀티 페이즈 클럭 중 일부를 입력받고, 상기 제1 버퍼와 상기 제2 버퍼에 바이어스를 제공하는 바이어스 제네레이터를 더 포함하는 디스플레이 구동 회로
|
| 8 |
8
제 7항에 있어서,상기 제1 버퍼는 상기 유닛 인터벌의 절반만큼 신호를 지연시키는 지연 버퍼를 포함하고,상기 제2 버퍼는 세개의 상기 지연 버퍼를 포함하고,상기 바이어스 제네레이터는 상기 지연 버퍼가 상기 유닛 인터벌의 절반만큼 신호를 지연시키도록 상기 바이어스를 락킹하는 디스플레이 구동 회로
|
| 9 |
9
제 6항에 있어서,상기 지연 고정 루프는 상기 멀티 페이즈 클럭의 락킹 여부를 판단하는 락 디텍터(lock detector)를 포함하고,상기 타입 디텍터는 상기 락 디텍터의 동작 신호가 입력되는 경우, 상기 데이터 패킷의 타입에 따라 상기 제1 또는 제2 레퍼런스 클럭을 출력하는 디스플레이 구동 회로
|
| 10 |
10
제 5항에 있어서,상기 샘플러의 상기 로직은, 상기 2비트의 임베디드 신호를 입력받는 익스클루시브 오아 게이트(exclusive or gate)를 포함하는 디스플레이 구동 회로
|
