| 1 |
1
하부 기판;상기 하부 기판의 상부에 형성되어 있는 유기 반도체층;상기 유기 반도체층 상부에 형성되어 상기 유기 반도체층의 덮는 제1 패시베이션층; 및상기 제1 패시베이션층 상부에 형성되어 상기 제1 패시베이션층을 덮는 제2 페시베이션층을 포함하는 유기 박막 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 제1 패시베이션층은 친수성을 가지는 분자로 이루어진 것인 유기 박막 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 제2 패시베이션층은 소수성을 가지는 분자로 이루어진 것인 유기 박막 트랜지스터
|
| 4 |
4
제 1 항에 있어서, 상기 유기 반도체층은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라 카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 중에서 선택된 어느 하나를 포함하는 것인 유기 박막 트랜지스터
|
| 5 |
5
제 1 항에 있어서,서로 분리되어 있는 소스 전극 및 드레인 전극;상기 소스 전극 및 드레인 전극, 상기 유기 반도체층과 절연된 게이트 전극; 및상기 게이트 전극을 상기 유기 반도체 층으로부터 절연시키는 게이트 절연막을 더 포함하는 유기 박막 트랜지스터
|
| 6 |
6
제 5 항에 있어서, 상기 게이트 절연막은폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르 및 폴리카보네이트 중에서 선택된 어느 하나의 경화물을 포함하는 것인 유기 박막 트랜지스터
|
| 7 |
7
하부 기판의 상부에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;상기 게이트 절연막의 상부에 유기 반도체층을 형성하는 단계;상기 게이트 절연막의 상부에 상기 유기 반도체층과 접촉되도록 소스 전극 및 드레인 전극을 형성하는 단계;상기 유기 반도체층을 덮도록 상기 유기 반도체층의 상부에 제1 패시베이션층을 형성하는 단계; 및상기 제1 패시베이션층의 상부에 제2 패시베이션층을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법
|
| 8 |
8
제 7 항에 있어서, 상기 제1 패시베이션층은,상기 유기 반도체층이 대기중의 산소에 노출되는 것을 방지하도록 상기 유기 반도체층의 상부에 형성되는 것인 유기 박막 트랜지스터의 제조 방법
|
| 9 |
9
제 7 항에 있어서, 상기 제2 패시베이션층은,상기 유기 반도체층 및 상기 제1 패시베이션층 중 어느 하나가 대기중의 수분에 노출되는 것을 방지하도록 상기 제1 패시베이션층의 상부에 형성되는 것인 유기 박막 트랜지스터의 제조 방법
|
