| 1 |
1
커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 방법에 있어서,최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 (a)단계; 및상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 (b)단계를 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 2 |
2
제 1 항에 있어서,상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며,상기 상측 커패시터 열 한쪽에 전압 Vip를 인가하고, 상기 하측 커패시터 열 한쪽에 전압 Vin을 인가하고, 상기 Vip와 상기 Vin의 전압 인가가 끊기면(Open) 비교기(Comparator)를 이용하여 상기 Vip와 상기 Vin의 크기를 비교하여 최상위 비트를 결정하는 (c)단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 3 |
3
제 2 항에 있어서,상기 (c)단계의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우,상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 1로 결정하는 것을 특징으로 하는 (c1) 단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 4 |
4
제 2 항에 있어서,상기 (c)단계의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우,상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고, 상기 최상위 비트를 0으로 결정하는 것을 특징으로 하는 (c2) 단계를 더 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 5 |
5
제 2 항에 있어서,상기 (c)에서 최상위 비트(MSB)를 결정한 후,상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭부가 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정하는 (d)단계를 포함하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 6 |
6
제 5 항에 있어서,상기 (d)단계는,상기 최상위 비트가 1로 결정된 경우,상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 7 |
7
제 5 항에 있어서,상기 (d)단계는,상기 최상위 비트가 0으로 결정된 경우,상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 8 |
8
제 6 항에 있어서,상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우,상기 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 9 |
9
제 7 항에 있어서,상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우,상기 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하여, 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 10 |
10
제 5 항에 있어서,상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고,상기 (d)단계는,상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하여 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 방법
|
| 11 |
11
커패시터(Capacitor)의 전하 재분배 원리를 이용한 축차근사형 아날로그-디지털 변환(SAR ADC, Successive Approximation Register Analog-Digital Convert) 장치에 있어서,최상위 비트((MSB, Most Significant Bit)를 결정하는 최상위 커패시터에 두 개의 기준 전압 중 어느 하나를 연결하고, 나머지 비트를 결정하는 커패시터에는 상기 두 개의 기준 전압 중 다른 하나의 기준 전압을 연결하는 스위칭부를 포함하며,상기 스위칭부는 상기 최상위 비트를 결정하는 과정에서 상기 최상위 커패시터에 연결된 기준 전압을 상기 나머지 비트를 결정하는 커패시터에 연결된 기준 전압과 동일하도록 스위칭(Switching)하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 12 |
12
제 11 항에 있어서,상기 최상위 커패시터는 하나 이상의 커패시터를 포함하는 상측 커패시터 열(Upper Capacitor Array)과 하나 이상의 다른 커패시터를 포함하는 하측 커패시터 열(Lower Capacitor Array) 각각 하나씩 존재하며,상기 상측 커패시터 열 한쪽에 인가되는 전압 Vip와 상기 하측 커패시터 열 한쪽에 인가되는 전압 Vin의 전압 인가가 끊기면(Open) 상기 Vip와 상기 Vin의 크기를 비교하는 비교기; 및상기 비교기의 비교 결과에 기반하여 최상위 비트(MSB, Most Significant Bit)를 결정하는 비트결정부를 포함하며,상기 스위칭부는 상기 비교기의 비교 결과에 기반하여 상기 상측 또는 상기 하측 중 어느 한 측의 커패시터 열의 양단 전압이 동일하도록 상기 최상위 커패시터 중 어느 하나를 스위칭(Switching)하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 13 |
13
제 12 항에 있어서,상기 비교기의 비교 결과가, 상기 Vip가 상기 Vin보다 큰 경우,상기 스위칭부는 상기 상측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 상측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고,상기 비트결정부는 상기 최상위 비트를 1로 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 14 |
14
제 12 항에 있어서,상기 비교기의 비교 결과가, 상기 Vin가 상기 Vip보다 큰 경우,상기 스위칭부는 상기 하측 커패시터 열 중 상기 최상위 커패시터에 연결된 상기 기준 전압을 상기 하측 커패시터 열 중 상기 최상위 커패시터가 아닌 커패시터에 연결된 상기 다른 하나의 기준 전압과 동일하도록 스위칭하고,상기 비트결정부는 상기 최상위 비트를 0으로 결정하는 것을 특징으로 하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 15 |
15
제 12 항에 있어서,상기 비트결정부에서 최상위 비트(MSB)를 결정한 후,상기 스위칭부는 상기 상측 커패시터 열과 상기 하측 커패시터 열의 각각의 커패시터에 연결된 전압을 기 설정된 바에 따라서 스위칭하고, 상기 스위칭부의 스위칭에 의하여 상기 Vip가 변경된 경우 상기 비교기는 변경된 상기 Vip와 변경되지 않은 상기 Vin을 비교하고, 상기 Vin이 변경된 경우 변경된 상기 Vin과 변경되지 않은 상기 Vip를 비교하여 상기 비트결정부가 비교기의 비교 결과를 이용하여 최하위 비트(LSB, Least Significant Bit)까지 디지털 신호를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 16 |
16
제 15 항에 있어서,상기 최상위 비트가 1로 결정된 경우,상기 비트결정부는,상기 스위칭으로 인하여 상기 Vip를 감소되고, 상기 감소된 Vip와 상기 Vin을 비교하여 상기 감소된 Vip가 크면 1, 상기 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 17 |
17
제 15 항에 있어서,상기 최상위 비트가 0으로 결정된 경우,상기 비트결정부는,상기 스위칭으로 인하여 상기 Vin이 감소되고, 상기 감소된 Vin와 상기 Vip을 비교하여 상기 Vip가 크면 1, 상기 감소된 Vin이 크면 0으로 상기 디지털 신호 중 두 번째 비트(Second Most Significant Bit)를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 18 |
18
제 16 항에 있어서,상기 비트결정부에서 상기 두 번째 비트(Second Most Significant Bit)가 1로 결정된 경우,상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vin을 증가되고, 상기 증가된 Vin과 상기 Vip를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 19 |
19
제 17 항에 있어서,상기 두 번째 비트(Second Most Significant Bit)가 0으로 결정된 경우,상기 비교기는 상기 스위칭부의 스위칭으로 인하여 상기 Vip을 만큼 증가되고, 상기 증가된 Vip과 상기 Vin를 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 증가된 Vin이 크면 0으로 상기 디지털 신호 중 세 번째 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
| 20 |
20
제 15 항에 있어서,상기 디지털 신호에서 세 번째 비트부터 상기 최하위 비트(LSB)까지는 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 작은 값이 증가되고,상기 비교기는 상기 증가된 값과 상기 이전 비트를 결정하기 위하여 비교된 상기 Vip와 상기 Vin 중 큰 값을 비교하고, 상기 비트결정부는 상기 Vip가 크면 1, 상기 Vin이 크면 0으로 비트를 결정하는 것을 특징으로 하는 축차근사형 아날로그 디지털 변환 장치
|
