맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

고속 전자 이동 트랜지스터의 제조 방법

  • 기술번호 : KST2015174590
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 에피 구조의 패턴을 먼저 형성한 후에 에피 구조를 결정 성장함으로써 인듐 성분이 높은 채널층의 두께 증가를 실현하여 속도 특성 및 잡음 특성을 향상시킬 수 있도록 한 고속 전자 이동 트랜지스터의 제조 방법에 관한 것으로, 이를 위하여 본 발명은, 평면형의 기판 위의 넓은 면적에 p-HEMT 에피 구조를 먼저 결정 성장한 후 메사 구조로 식각하는 방식으로 p-HEMT 소자를 제조하는 전술한 종래 방법과는 달리, 마스크를 이용하는 식각 공정으로 반도체 기판상에 메사 패턴 또는 트랜치 패턴을 먼저 형성한 후 또는 유전체막을 이용하여 패턴을 형성한 후 에피 구조를 결정 성장한다. 따라서, 본 발명은, 메사 패턴이 없는 기판에 에피 구조를 성장하는 것에 비해 채널층의 인듐 성분을 더 높게 성장할 수 있어 채널층의 전자 속도를 더욱 향상시킬 수 있고, 채널층을 두껍게 형성할 수 있어 채널층내 2차원 전자의 밀도를 증가시킬 수 있으며, 또한 메사 패턴 외부에서 발생하는 미스피트 디스로케이션에 영향을 받아 메사 패턴 내부에서 미스피트 디스로케이션이 증가하게 되는 것을 확실히 차단할 수 있어, 종래 방법에 따라 제조되는 p-HEMT 소자에 비해 속도 특성 및 잡음 특성을 대폭 개선할 수 있다.
Int. CL H01L 29/778 (2006.01)
CPC H01L 29/778(2013.01)
출원번호/일자 1019990051313 (1999.11.18)
출원인 광주과학기술원
등록번호/일자 10-0316009-0000 (2001.11.15)
공개번호/일자 10-2001-0047205 (2001.06.15) 문서열기
공고번호/일자 (20011220) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1999.11.18)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 광주과학기술원 대한민국 광주광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 송종인 대한민국 광주광역시북구
2 김상순 대한민국 광주광역시북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 장성구 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)(제일특허법인(유))
2 김원준 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)(제일특허법인(유))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 광주과학기술원 대한민국 광주 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 1999.11.18 수리 (Accepted) 1-1-1999-0151556-14
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2000.01.06 수리 (Accepted) 4-1-2000-0001373-12
3 선행기술조사의뢰서
Request for Prior Art Search		 2001.07.19 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2001.08.10 수리 (Accepted) 9-1-2001-0014127-42
5 등록결정서
Decision to grant		 2001.08.31 발송처리완료 (Completion of Transmission) 9-5-2001-0233980-80
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2003.11.19 수리 (Accepted) 4-1-2003-5076055-97
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2004.07.27 수리 (Accepted) 4-1-2004-0031183-30
8 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)		 2007.08.03 수리 (Accepted) 1-1-2007-0566094-34
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.09.15 수리 (Accepted) 4-1-2011-5187089-85
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

소정량의 인듐 성분을 함유하는 채널층을 포함하여 임의의 격자상수를 각각 갖는 다수의 결정층들로 된 에피 구조의 고속 전자 이동 트랜지스터를 제조하는 방법에 있어서,

임의의 패턴을 갖는 마스크를 이용하는 식각 공정을 통해 반도체 기판상에 에피 구조를 한정하는 메사 패턴을 형성하는 단계;

상기 메사 패턴이 형성된 반도체 기판상에 다수의 결정층들을 순차 성장시켜 에피 구조층을 형성하는 단계;

상기 반도체 기판상에 형성된 상기 에피 구조층을 제거하고, 상기 메사 패턴상에 형성된 상기 에피 구조층을 잔류시켜 상기 에피 구조를 완성하는 단계; 및

상기 에피 구조상에 오믹 콘택 및 게이트 전극을 형성하는 단계로 이루어진 고속 전자 이동 트랜지스터의 제조 방법

2 2

제 1 항에 있어서, 상기 메사 패턴의 높이는, 상기 에피 구조의 높이보다 적어도 높게 형성되는 것을 특징으로 하는 고속 전자 이동 트랜지스터의 제조 방법

3 3

제 1 항 또는 제 2 항에 있어서, 상기 메사 패턴은 다수개의 분할 패턴 구조로 된 분할 메사 패턴이고, 상기 에피 구조는 다수개의 분할 구조로 된 분할 에피 구조인 것을 특징으로 하는 고속 전자 이동 트랜지스터의 제조 방법

4 4

소정량의 인듐 성분을 함유하는 채널층을 포함하여 임의의 격자상수를 각각 갖는 다수의 결정층들로 된 에피 구조의 고속 전자 이동 트랜지스터를 제조하는 방법에 있어서,

임의의 패턴을 갖는 마스크를 이용하는 식각 공정을 통해 반도체 기판상에 에피 구조를 한정하는 트랜치 패턴을 형성하는 단계;

상기 트랜치 패턴이 형성된 반도체 기판상에 다수의 결정층들을 순차 성장시켜 에피 구조층을 형성하는 단계;

상기 반도체 기판상에 형성된 상기 에피 구조층을 제거하고, 상기 트랜치 패턴 내부에 형성된 상기 에피 구조층을 잔류시켜 상기 에피 구조를 완성하는 단계; 및

상기 에피 구조상에 오믹 콘택 및 게이트 전극을 형성하는 단계로 이루어진 고속 전자 이동 트랜지스터의 제조 방법

5 5

제 4 항에 있어서, 상기 트랜치 패턴의 상부와 반도체 기판의 상부간의 단차는, 상기 에피 구조의 높이보다 적어도 크게 형성되는 것을 특징으로 하는 고속 전자 이동 트랜지스터의 제조 방법

6 6

제 4 항 또는 제 5 항에 있어서, 상기 트랜치 패턴은 다수개의 분할 패턴 구조로 된 분할 트랜치 패턴이고, 상기 에피 구조는 다수개의 분할 구조로 된 분할 에피 구조인 것을 특징으로 하는 고속 전자 이동 트랜지스터의 제조 방법

7 7

소정량의 인듐 성분을 함유하는 채널층을 포함하여 임의의 격자상수를 각각 갖는 다수의 결정층들로 된 에피 구조의 고속 전자 이동 트랜지스터를 제조하는 방법에 있어서,

반도체 기판상에 에피 구조를 한정하기 위한 임의의 패턴을 갖는 유전체막을 형성함으로써 메사 패턴을 형성하는 단계;

상기 유전체막을 결정 성장 마스크로 하여 상기 메사 패턴상에 다수의 결정층들을 순차 성장시킴으로써 에피 구조층을 형성하는 단계;

상기 반도체 기판상에 형성된 상기 유전체막을 제거함으로써 상기 에피 구조를 완성하는 단계; 및

상기 에피 구조상에 오믹 콘택 및 게이트 전극을 형성하는 단계로 이루어진 고속 전자 이동 트랜지스터의 제조 방법

8 8

제 7 항에 있어서, 상기 유전체막은 다수개의 분할 패턴 구조로 된 분할 유전체막이고, 상기 에피 구조는 다수개의 분할 구조로 된 분할 에피 구조인 것을 특징으로 하는 고속 전자 이동 트랜지스터의 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.