| 1 |
1
4비트의 이진시퀀스가 입력되는 데이터 버스에 구비되는 버스 인코딩 장치로써,연속한 두 데이터를 배타적 논리합 연산하며, 먼저 입력된 데이터인 기준 데이터 및 현재 입력된 데이터인 입력 데이터 간의 각 비트별 변화를 변환 데이터로 출력하는 배타적 논리회로부;상기 배타적 논리회로부에서 상기 변환 데이터를 입력받으며, 상기 변환 데이터로부터 상기 입력 데이터의 변환 횟수 및 변환 위치를 판단하여 데이터 변환 신호로 출력하는 데이터 변환 판단부;상기 입력 데이터를 입력받고 상기 데이터 변환 신호에 따라 선택적으로 동작하며, 상기 입력 데이터의 각 비트를 역변환하여 제 1출력 데이터로 출력하는 역변환 인버터부; 및 상기 입력 데이터를 입력받고 상기 데이터 변환 신호에 따라 선택적으로 동작하며, 상기 입력 데이터의 각 비트 중 중앙의 두 자리의 비트를 변환하여 제 2출력 데이터로 출력하는 로직변환 컨버터부;를 포함하는 버스 인코딩 장치
|
| 2 |
2
제 1항에 있어서,상기 데이터 변환 신호에 의해 상기 역변환 인버터부 및 상기 로직변환 컨버터부에서 출력된 제 1,2출력 데이터들 중 적어도 하나를 선택 출력하는 멀티플렉서부;를 포함하는 것을 특징으로 하는 버스 인코딩 장치
|
| 3 |
3
제 1항에 있어서,상기 역변환 인버터부는, 상기 데이터 변환 신호에 따라 스위칭 소자가 상기 입력 데이터를 역변환 스위칭하도록 구비된 것을 특징으로 하는 버스 인코딩 장치
|
| 4 |
4
제 1항에 있어서,상기 로직변환 컨버터부는, 상기 기준 데이터의 두 번째 비트 및 상기 변환 데이터의 세 번째 비트를 배타적 논리합 연산하여, 상기 제 2출력 데이터의 두 번째 비트로 출력하는 제 1논리 게이트; 및 상기 기준 데이터의 세 번째 비트 및 상기 변환 데이터의 두 번째 비트를 배타적 논리합 연산하여, 상기 제 2출력 데이터의 세 번째 비트로 출력하는 제 2논리 게이트;를 포함하고,상기 입력 데이터의 첫 번째 비트 및 네 번째 비트를 상기 제 2출력 데이터의 첫 번째 비트 및 네 번째 비트로 출력하는 것을 특징으로 하는 버스 인코딩 장치
|
| 5 |
5
제 1항 내지 제 4항 중 어느 한 항에 있어서,상기 데이터 변환 판단부는, 상기 역변환 인버터부를 동작시키는 제 1데이터들 및 상기 로직변환 컨버터부를 동작시키도록 하는 제 2데이터들을 포함하는 복수 개의 데이터가 저장되는 데이터베이스 수단; 및상기 변환 데이터가 상기 제 1데이터들 중 어느 하나와 일치하는 경우 상기 데이터 변환 신호를 '0'으로 출력하고, 상기 변환 데이터가 상기 제 2데이터들 중 어느 하나와 일치하는 경우 상기 데이터 변환 신호를 '1'로 출력하는 변환 신호 출력수단;을 포함하는 것을 특징으로 하는 버스 인코딩 장치
|
| 6 |
6
제 5항에 있어서,상기 데이터 변환 신호가 '0'일 때 상기 역변환 인버터부가 동작하여 상기 제 1출력 데이터를 출력하고,상기 멀티플렉서부는 상기 역변환 인버터부에서 상기 제 1출력 데이터를 입력받아 출력하도록 구비된 것을 특징으로 하는 버스 인코딩 장치
|
| 7 |
7
제 5항에 있어서,상기 데이터 변환 신호가 '1'일 때 상기 로직변환 컨버터부가 동작하여 상기 제 2출력 데이터를 출력하고,상기 멀티플렉서부는 상기 로직변환 컨버터부에서 상기 제 2출력 데이터를 입력받아 출력하도록 구비된 것을 특징으로 하는 버스 인코딩 장치
|
| 8 |
8
제 5항에 있어서,상기 데이터베이스 수단에는 '1111', '1110', '1101', '1011', '0111', '1010', '0101' 및 '0110'을 포함하는 데이터들이 상기 제 1데이터로 저장된 것을 특징으로 하는 버스 인코딩 장치
|
| 9 |
9
제 5항에 있어서,상기 데이터베이스 수단에는 '1100', '0011', '1001', '0001', '0010', '1000', '0100' 또는 '0000'을 포함하는 데이터들이 상기 제 2데이터로 저장된 것을 특징으로 하는 버스 인코딩 장치
|
