| 요약 |
본 발명은 LDO 레귤레이터(low dropout regulator)에 관한 것으로서, 본 발명은 디지털 제어 방식의 LDO 레귤레이터(regulator)에 있어서, 미리 정해진 기준 전압 및 상기 LDO 레귤레이터의 출력 전압을 입력받고, 상기 기준 전압의 크기에 비례하는 지연 값(delay)을 갖는 기준전압 펄스를 출력하고, 상기 출력 전압의 크기에 비례하는 지연 값을 갖는 출력전압 펄스를 출력하기 위한 전압 시간 변환기, 상기 전압 시간 변환기에서 출력된 상기 기준전압 펄스와 상기 출력전압 펄스의 파형을 비교하여 두 파형의 위상 차이만큼의 폭을 갖는 위상 차이 펄스를 발생시키고, 상기 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력하기 위한 위상 및 업/다운(Up/Down) 감지기, 상기 위상 및 업/다운 감지기에서 나온 위상 차이 펄스의 폭의 크기에 따라 결정된 시비율을 갖는 펄스를 출력하기 위한 순환 시간 디지털 변환기, 상기 순환 시간 디지털 변환기에서 출력된 펄스를 클럭(clock) 신호로 하여 카운트를 발생시키기 위한 제1 업/다운(Up/Down) 계수기, 상기 전압 시간 변환기에서 출력되는 기준전압 펄스와 출력전압 펄스를 비교하여 두 파형의 위상 차이가 미리 정해진 기준값 이내로 들어오게 되면 락 모드(Lock mode)로 동작하는 신호를 출력하기 위한 락(Lock) 감지기, 상기 락 감지기로부터 락 모드로 동작하는 신호를 수신하면, 상기 위상 및 업/다운 감지기로부터 업 신호와 다운 신호를 받아 시스템 클럭마다 1 비트(bit) 씩 카운트를 발생시키기 위한 제2 업/다운(Up/Down) 계수기, 상기 제2 업/다운 계수기에서 출력되는 카운트를 입력받아 1 비트 PWM 신호를 출력하기 위한 SDM(sigma delta modulation) 및 입력전압과 부하(load) 사이에 둘 이상의 스위치가 연결되어 있어서, 온/오프(on/off)되는 스위치의 수에 따라 상기 부하에 전달되는 입력전압의 정도가 결정되도록 하며, 상기 제1 업/다운 계수기에서 발생된 카운트 수에 비례하여 온(on)되는 스위치 수가 결정되는 방식으로 스위치의 온/오프(on/off)가 동작되며, 상기 출력전압이 출력되는 스위치 열을 포함하되, 상기 순환 시간 디지털 변환기는 상기 락 감지기로부터 락 모드로 동작하는 신호를 수신하면, 출력할 수 있는 최대 개수의 제1펄스를 출력하고, 상기 SDM은 상기 제1펄스가 입력되면 동작하고, 상기 1비트 PWM 신호를 출력하여 상기 제1 업/다운 계수기에 전달한다.
|
